可配置异步FIFO的设计.docxVIP

下载本文档

0
0
约3.26万字
约 59页
2023-12-29 发布于湖北
举报
版权申诉

可配置异步FIFO的设计.docx

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

摘要

PAGEI

摘要

PAGE54

摘要

随着科技的不断发展，深亚微米工艺技术日渐趋向成熟，这也使得集成电路芯片的格局越来越大。而在大规模ASIC或FPGA设计中，单个系统之中可能包含多个时钟，因此就会带来一个问题，那就是怎样来克服不同时钟域之间数据传输的这个难题。异步FIFO是这一难题的一种最优解，使用异步FIFO来作为不同时钟域数据传输的缓冲部分，就可以使得不同时钟域数据传输的时序要求变得宽松，提高传输效率。本论文介绍一种读写深度可配置并且读写数据位宽不相同的异步FIFO的设计方法，采用格雷（Gray）码来避免亚稳态的出现，读时钟采样写指针，写时钟采样读指针，采样的写指针和