全差分运算放大器设计.docx

全差分运算放大器设计

岳生生(200403020126)

、设计指标

以上华0.6umCMOS工艺设计一个全差分运算放大器，设计指标如下:

?

直流增益

:80dB

?

单位增益带宽

:50MHz

?

负载电容

:=5pF

?

相位裕量

:60度

?

增益裕量

:12dB

?

差分压摆率

:200V/us

?

共模电压

:2.5V(VDD=5V)

?

差分输入摆幅

:±4V

、运放结构选择

图1共-源芸栅两级运算放大器

VLU

图2两级全差分放大器 图3折叠式共源共栅全差分放大器

运算放大器的结构重要有三种：（a）简单两级运放，two-stage。如图2所示；（b）折叠共源共栅，folded-cascodeo如图3所示；（c）共源共栅，telescopic。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V，即输出端的所有NMOS管的Vdsatn之和小于0.5V，输出端的所有PMOS管的VDSATP之和也必须小于0.5V。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller补偿或Cascode补偿技术来进行零极点补偿。

三、性能指标分析

1、 差分直流增益(Adm80db)

该运算放大器存在两级：(1)、Cascode级增大直流增益(M1-M8);(2)、共源放大器(M9-M12)

ggg

第一级增益A=-GR=—g(g^^||g^^)=一~^1—朋打哆1 m1 o1 m1 m3 o1 o3 m5 o5 o7 grr+grr

m5o1o3 m3o5o7

g

第二级增益A2=—G2R2=—g(r9ru)=—g―~^mg—

o9 o11

整个运算放大器的增益：

gggg

A=AA= m1——mRm5 m^——104(80』8)

overall 12gVV+gVVg+g

m5o1o3 m3o5o7 o9 o11

2、 差分压摆率(200V/us)

转换速率(slewrate)是大信号输入时，电流输出的最大驱动能力。

定义转换速率SR：

1）、输入级： SR，严1 =Ccmax=尸DS1

dt maxCC

单位增益带宽?21所以SR=cdsg

单位增益带宽?

21所以SR=cds

g

u=C1，

C

21

Cg

可以得到C=fC①

u

① 21① 「

si= di——u=—ddi——u=VE

g 21 eff1u

C ml V^S1

其中

eff1

因此提高两级运算放大器转换速率的可以尽可能增大管子M1的有效电压V

eff1

TOC\o1-5\h\z\oCurrentDocumentdV|II 21

2）、输出级：SR=占讷 =Cmax=C+C

C C L

\oCurrentDocument\I 21 ]

该运算放大器的转换速率SR=min]r，C+C

3、 静态功耗：该运放没有功耗指标，这里我们以15mW为例简单分析。

\oCurrentDocument运放的静态功耗p =（V~VX/ +1 +1 ）

static ddss DS9 DS10 DS13

静态功耗确定了整个电路的静态电流最大值：1 =~stat^^=」：m：,-3mA

DC- 5V-0V

ddss

我们将该电流分配到电路的不同地方。例如，100ua给偏置电路，2900ua归两级放大电路。

4、 相位裕度60度，单位增益带宽40MHz

假设运放只有两个极点P1、P2。（实际上，会有更多的极点，同时还会在右半平面或者左半平面的

零点）。

由于密勒补偿电容Cc的存在，

由于密勒补偿电容Cc的存在，

P1和P2将会分开很远。假设E]E2

这样在单位增益带

宽频率①处第一极点引入-90度相移，整个相位裕度是60度。所以第二极点在单位增益带宽频率处的u

相移为-30度。

PM60叩就90,

1

^=180-PM-^30

TOC\o1-5\h\z2 1 ^ ^

\oCurrentDocumentutan30=0.577n知1.73,取 气=2

E E E

P2

另外，主