DSP复习资料11 - 大学课件.docxVIP

可编程转换逻辑（2）片上锁相环（PLL

可编程转换逻辑（2）片上锁相环（PLL）时钟发生器（3）串行口，DAM控制器，并行主机接口（HPI)

位码倒序的方法寻址，可将乱序的转换结果进行整序输出。(2)实现方法：①设AR2作

的段；(3)使用代码转换工具，将链接器生成的COFF文件转换为自举表.

要插入等待状态；②与外部存储器相比，成本低；③比外部存储器功耗小。(3)存储器映像寄存器：在’C54

DSP最新考纲

1、CPU总线结构基本概念。

2、直接寻址模式的基本寻址方法。

3、存储器映像寄存器包括的主要内容及地址。

4、CCS生成可执行文件的过程及载入可执行文件的方法。

5、片上ROM固化的内容及地址。

6、DSP系统的结构框图。

7、软件等待状态发生器的设置。

8、C语言中I/O端口的访问方法及插入汇编命令的方法。

9、自举的概念。

10、中断向量表地址的计算方法。

11、多路缓冲串口的发送和接收过程。

12、上电复位电路及手动复位电路设计方法。

13、定时器定时时间计算方法：定时周期=CLKOUT×(TDDR+1)×(PRD+1)

14、中断编程过程及方法。

15、布置的作业。

复习：

1-01.数字信号处理：

答：数字信号处理是利用计算机或专用处理设备，以数字的形式对信号进行分析、采集、合成、变换、滤波、估算、压缩、识别等加工处理，以便提取有用的信息并进行有效的传输与

应用。

1-02.DSP系统的构成：

1-03.数字信号处理器的特点：

答：数字信号处理器（DSP）是一种特别适合于进行数字信号处理运算的微处理器，主要用于实时快速实现各种数字信号处理的算法。

哈弗结构；多总线结构；流水线结构；多处理单元；特殊的dsp指令；指令周期短；运算精度高；硬件配置高。

1-04.定点DSP：数据采用定点格式工作的DSP芯片。

浮点DSP数:据采用浮点格式工作的DSP芯片。

1-05.54x的特点：

答：(1)改进哈佛结构；(2)8条总线（1条程序总线，3条数据总线，4条地址总线）；(3)高度专业指令系统；(4)内核供电电压低。

优点：(1)功耗低；(2)高度并行性。

1-06.1.总线结构：8条16位总线（1条程序，3条数据，4条地址）

(1)PB：传送程序存储器的指令代码和操作数；(2)CB、DB：传送来自数据存储器的操作数；

(3)EB传送写入数据存储器操作数；(4)PAB、CAB、DAB、EAB：传送地址信息。一条片上双向总线，用于寻址片上外设。

时，电容C通过按钮和R1

时，电容C通过按钮和R1进行放电，使电容C上的电压降为0；当按钮断开时，电容C的充电过程与上电复位相

答：DSP芯片从上电复位到从外部设备获得运行程序进入工作状态的过程。15.自举表的生成过程。答：(1

寄存器RBR[1,2]；③将RBR[1,2]中的接收数据复制到数据接收寄存器DRR[1,2]；④CP

令（6）条件存储指令（7）可从中断快速返回2-04.片上外围设备答：（1）软件可编程等待状态发生器和

2.流水线操作：TMS320C54x有六级深流水线，彼此相互独立。六个操作阶段:①程序预取指P；②程序取指F；③译码D；④寻址A；⑤读操作数数R；⑥执行X。2-01.CPU的结构

答：（1）8条总线构成的增强型哈佛结构

（2）40位算术逻辑单元(ALU),包括40位的桶状移位寄存器和40位的累加器A,B。

（3）17*17位硬件乘法器，与40位专用加法器相连。用于乘累加运算。

（4）比较、选择和存储单元（CSSU)，用于加法/比较/选择运算

（5）指数编码器，在单周期内计算40位累加器的指数值

（6）集成Viterbi加速器，用于通信中的Vterbi算法

（7）两个地址发生器，包括8个辅助寄存器和两个辅助寄存器算术运算单元

2-02.存储器的组成

答：

（1）192k*16位的可寻址存储空间

（2）片内ROM，可配置为程序/数据存储器

（3）片内双寻址RAM(DARAM),DARA成若干块，单周期同一DARA可寻址两次。

（4）部分54x含片内单寻址RAM(SARAM)2-03.指令系统的特点

答：（1）单指令重复和块指令重复操作

（2）块存储移动指令，用于程序和数据管理

（3）32位长的操作数指令

（4）同时能读入2个或3个操作数的指令

（5）能并行存储和并行下载功能的算术指令

（6）条件存储指令

（7）可从中断快速返回

2-04.片上外围设备

答：