EDA开发流程11 - 嵌入式开发.docxVIP

VerilogHDL作为其程序语言接口。以下，笔者将配合介绍这个典型的自动化设计流程，简述各项EDA规划（

VerilogHDL作为其程序语言接口。以下，笔者将配合介绍这个典型的自动化设计流程，简述各项EDA

规划（floorplanning）、配置（placement）及绕线（routing）。还记得在设计

易掌控的工作，工程师均能寻求适当的EDA工具来完成整个电路的设计。完整的自动化数字电路设计流程包含了

延迟（gatedelay）、输出入的延迟（inputdelay/outputdelay）及所谓的联机

开发流程

在了解了硬件描述语言的演进过程中，相信各位对VHDL及VerilogHDL与ASICEDA工具之间的关系，应已有基本的认识。在此，让我再强调一次：在高阶设计的领域中，硬件描述语言扮演的角色，只是一种程序语言接口（PLI）；它提供了一个极具弹性的设计入口（designentry），以作为电路设计者与各种计算机辅助设计工具之间沟通的桥梁。因此，若缺少了这些EDA工具，硬件描述语言的剩余价值，也只不过是一种系统规划工具，或是技术文件格式而已。

具体地说，整个数字电路的高阶设计概念，可以说就是设计自动化（designautomatize）的实现。理想的情况是：由仿真验证设计是否符合原始设定的规格（s