数字信号处理(DSP)基础知识.pptVIP

DSP原理与实训指导新世纪高职高专教材编审委员会组编主编喻宗泉

第5章DSP系统5.1DSP系统的基本组成5.2DSP电路的硬件结构5.3DSP系统的软件设计5.4DPS系统的开发

5.1DSP系统的基本组成一般来说，一个典型的DSP系统由以下几部分构成：（1）高速实时数据采集（ADC）部分。（2）高速实时数据存储（MEM）部分。（3）高速实时周边器件（中小规模器件）。（4）高速实时电路集成（EPLD/FPCA/ASIC）。（5）高速实时信号生成（DAC/DDS）。（6）高速实时DSP与并行体系结构。（7）高速实时总线技术（VME/VXI/PCI）。（8）高速实时系统设计（EDA）。

5.1DSP系统的基本组成如图5-1所示为典型实时DSP系统功能框图。

5.2DSP电路的硬件结构一个典型的DSP硬件电路主要包括：DSP芯片及DSP基本系统；程序和数据存储器；数/模和模/数转换器；模拟控制与处理电路；各种控制口和通信口；电源处理电路和同步电路。

5.2DSP电路的硬件结构5.2.1时钟与复位一、时钟电路时钟电路为TMS320C54x芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成，可通过芯片内部的晶体振荡器或外部的时钟电路驱动。

5.2DSP电路的硬件结构时钟信号的产生1一、时钟电路TMS320C54x时钟信号的产生有两种方法：（1）使用外部时钟源将外部时钟信号直接加到DSP芯片的X2/CLKIN引脚上，而X1引脚悬空。外部时钟源可以采用频率稳定的晶体振荡器，具有使用方便，价格便宜等特点，因而得到了广泛应用。典型电路如图5-3所示。

5.2DSP电路的硬件结构时钟信号的产生1（2）使用芯片内部的振荡器。在芯片的X1和X2/CLKIN引脚之间接入一个晶体,用于启动内部振荡器。典型电路如图5-4所示。其中：C1=C2=20pF一、时钟电路

5.2DSP电路的硬件结构锁相环PLL2锁相环是一种用在通信的接收机中的电路,主要对接收到的信号进行处理,并从中提取某个时钟的相位信息。锁相环PLL具有频率放大和时钟信号提纯的作用，利用PLL的锁定特性可以对时钟频率进行锁定,为芯片提供高稳定频率的时钟信号。锁相环还可以对外部时钟频率进行倍频，使外部时钟源的频率低于CPU的机器周期，以降低因高速开关时钟所引起的高频噪声。一、时钟电路

5.2DSP电路的硬件结构锁相环PLL2TMS320C54x的锁相环有两种形式：硬件配置的PLL：用于TMS320C541、TMS320C542、TMS320C543、TMS320C545和TMS320C546；软件可编程PLL:用于TMS320C545A、TMS320C546A、TMS320C548、TMS320C549、TMS320C5402、TMS320C5410和TMS320C5420。一、时钟电路

5.2DSP电路的硬件结构锁相环PLL2(1)硬件配置的PLL硬件配置的PLL是通过设定TMS320C54x的3个时钟模式引脚(CLKMD1、CLKMD2和CLKMD3)的状态来选择时钟方式。上电复位时，TMS320C54x根据这三个引脚的电平，决定PLL的工作状态，并启动PLL工作。一、时钟电路

5.2DSP电路的硬件结构锁相环PLL2引脚状态时钟方式CLKMD1CLKMD2CLKMD3方案一方案二000工作频率=外部时钟源?3工作频率=外部时钟源?5110工作频率=外部时钟源?2工作频率=外部时钟源?4100工作频率=内部时钟器?3工作频率=内部时钟器?5硬件PLL的配置方式一、时钟电路

5.2DSP电路的硬件结构锁相环PLL2010工作频率=外部时钟源?1.5工作频率=外部时钟源?4.5001工作频率=外部时钟源?2工作频率=外部时钟源?2111工作频率=内部时钟器?2工作频率=内部时钟器?2101工作频率=外部时钟源?1工作频率=外部时钟源?1011停止工作停止工作一、时钟电路

5.2DSP电路的硬件结构锁相环PLL2进行硬件配置时，其工作频率的是固定的。若不使用PLL，则对内部或外部时钟分频，CPU的时钟频率等于内部振荡器频率或外部时钟频率的一半；若使用PLL，则对内部或外部时钟倍频，CPU的时钟频率等于内部振荡器或外部时钟源频率乘以系数N，即时钟频率=(PLL×N)一、时钟电路

5.2DSP电路的硬件结构锁相环PLL2(2)软件配置的PLL