原创力文档- 5
- 0
- 约2.09万字
- 约 18页
- 2024-01-27 发布于四川
- 举报
本公开是关于一种半导体器件及其制作方法，半导体器件包括：基底、形成于基底上的漏区、沟道区以及源区；源区包括位于沟道区一侧的第一掺杂区和位于第一掺杂区远离沟道区一侧的第二掺杂区；漏区包括位于沟道区一侧的第三掺杂区以及位于第三掺杂区远离沟道区一侧的第四掺杂区。本公开通过将源区以及漏区均设置为掺杂浓度不同的两个区域，使得半导体器件在关态时于源区和漏区形成较厚的耗尽区，有效地抑制了关态电流，降低了半导体器件功耗；另外，源区和漏区于远离沟道区形成高掺杂区域使得半导体器件的串联电阻降低，实现了提高饱和输出电
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117457720A
(43)申请公布日2024.01.26
(21)申请号202211068696.2
(22)申请日2022.09.02
(71)申请人北京超弦存储器研究院
地址10
文档评论（0）