原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGA的10M100M以太网控制器的设计的任务书
任务名称：基于FPGA的10M/100M以太网控制器设计
任务目的：通过本次任务，学习以太网控制器的工作原理和设计方法，掌握FPGA的硬件描述语言及开发流程，提高硬件设计能力和实践能力。
任务内容：设计一个支持10M/100M以太网协议的控制器，具备如下功能：
1.MAC帧格式解析：能够解析MAC帧头部的数据，包括源地址、目的地址和帧类型等信息。
2.接收与发送控制：能够实现MAC层接收和发送控制，支持多帧缓存、拥塞控制和错误检测、纠错等功能。
3.时钟与计时器控制：提供时钟和计时器控制，以保证数据传输的稳定性和流畅性。可以选择外部时钟或者内部时钟。
4.配置管理：能够管理系统配置，包括以太网地址配置、速率设置等。
5.支持半双工和全双工模式：支持10M半/全双工和100M半/全双工模式的切换。
任务要求：
1.硬件平台：采用FPGA芯片进行设计，具体型号根据实际情况选择。
2.硬件描述语言：采用VerilogHDL进行设计。
3.接口协议：选择符合IEEE802.3标准的以太网协议。
4.模块化设计：将不同的功能模块进行分离设计，并加入底层模块的自动化测试。
5.软件开发：采用C语言/Verilog等进行软件开发，通过SDK提供相应的接口。
6.系统测试：在完成硬件设计之后，进行完整的系统测试，确保设计的正确性和可靠性。
7.要求代码规范，注释清晰，方便后续维护和修改。
8.任务报告要求：对设计思路、实现方法和测试结果等进行详细的介绍，包括设计思路、功能模块分析、电路图、仿真波形，系统测试结果，并提供可靠性评估。
文档评论（0）