第3讲-VHDL语言的数据类型.pptVIP

电子设计自动化技术第3讲VHDL语言的数据类型VHDL数据对象（DataObjects）Constantwidth:integer:=7;ConstantVcc:REAL:=5.0;ConstantD2:Std_Logic_Vector(widthDownto0):=”0000”;不能在程序中改变；增强程序的可读性，便于修改程序；常量的使用范围取决于其定义位置，可在Library、Entity、Architecture、Process中进行定义，其有效范围也相应限定。1、常数（Constant）定义格式为： Constant常数名：数据类型：=表达式；2、信号信号数据对象，代表电路内部线路，其在元件之间起互连作用，没有方向性，可给它赋值，也可当作输入。信号体现了VHDL语言特色定义格式为：Signal信号名：数据类型[：=设定值]；如：SignalA:Std_logic_vector(3Downto0):=“0000”;注意：设定的初始值在综合时没有用，只是在仿真时在开始设定一个起始值。信号赋值语句的语法格式为：目标信号名=表达式（设定值）；A=“1010”VHDL数据对象（DataObjects）3、变量变量是一个局部量，用于对中间数据的临时存储，并不一定代表电路的某一硬件，没有物理意义。变量体现了高级编程语言的特色定义格式为： Variable变量名：数据类型[：=设定值]；如：Variablea:integer:=0;变量赋值语句的语法格式为： 目标变量名:=表达式（设定值）；如：a:=bandc;VHDL数据对象（DataObjects）信号、变量、常数对比一、定义Signalclk:std_logic;Variabledata:std_logic_vector(7downto0);Constantwidth:integer:=7;二、赋值方式clk=‘1’；（非立即）data:=“1010”;（立即）三、定义区域信号：实体、结构体、程序包变量：进程、子程序常数：实体、结构体、程序包、块、进程、子程序四、适用范围信号：实体、结构体、程序包变量：定义了变量的进程、子程序的顺序语句中常数：视其定义的位置而定若常数定义在实体中，适用范围是实体所对应的所有结构体。若常数定义在结构体中，适用范围就是本结构体。信号、变量、常数对比信号赋值（非立即）信号和变量赋值区别举例Architectureabcofexampleissignaltmp:std_logic;Beginprocess(a,b,c)begintmp=a;x=candtmp;tmp=b;y=candtmp;endprocess; Endabc;变量赋值（立即）ArchitectureabcofexampleisBeginprocess(a,b,c)variabletmp:std_logic;begintmp:=a;x=candtmp;tmp:=b;y=candtmp;endprocess; Endabc;执行结果：x=candby=candb执行结果：x=canday=candbVHDL数据类型1、逻辑数据类型（1）布尔代数（Boolean）型定义位置：在std库的standard程序包中进行定义。取值：FALSE，TRUE（2）位（Bit）定义位置：在std库的standard程序包中进行定义。取值：0，1（低电平，高电平）（3）位矢量（Bit_Vector）定义位置：在std库的standard程序包中进行定义。SignalA:bit_vector(0to7);SignalB:bit_vector(7downto0);A=;B=;VHDL数据类型位矢量是基于“位”数据类型的数组A(7)=0A(6)=1A(5)=0A(4)=1A(3)=0A(2)=0A(1)=0A(0)