(22)--3-3 ARM的异常嵌入式系统原理.pptVIP

3CHAPTER嵌入式微处理器

3.3ARM的异常只要正常的程序流被暂时中止，处理器就进入异常模式。例如响应一个来自外设的中断。在处理异常之前，ARM7TDMI内核保存当前的处理器状态（CPSR-SPSR），这样当处理程序结束时可以恢复执行原来的程序（SPSR-CPSR）。如果同时发生两个或更多异常，那么将按照固定的顺序来处理异常，详见“异常优先级”部分。ARM的异常处理机制等同于x86的中断系统

3.3.1ARM的异常类型及入口地址注意：高地址是经过地址重新映射之后的入口地址。

3.3.2ARM的异常优先级异常类型返回指令优先级之前的状态备注ARMR14_xThumbR14_x软件中断SWIMOVSPC,R14_svc最低PC+4PC+2此处PC为BL，SWI，为定义的指令取指或预取指中止指令的地址未定义的指令MOVSPC,R14_undPC+4PC+2预取指中止SUBSPC,R14_abt,#4PC+4PC+4中断SUBSPC,R14_fiq,#4PC+4PC+4此处PC为由于FIQ或IRQ占先而没有被执行的指令的地址快中断SUBSPC,R14_irq,#4PC+4PC+4数据中止SUBSPC,R14_abt,#8PC+8PC+8此处PC为产生数据中止的