时序逻辑电路试题.docxVIP

第五章时序电路

一、选择题

同步计数器和异步计数器比较，同步计数器的显著优点是。

A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。

把一个五进制计数器与一个四进制计数器串联可得到进制计数器。

TOC\o1-5\h\zA.4 B.5 C.9 D.20

下列逻辑电路中为时序逻辑电路的是。

A.变量译码器B.加法器C.数码寄存器D.数据选择器

N个触发器可以构成最大计数长度（进制数）为的计数器。

A.N B.2N C.N2 D.2n

N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-1 B.N C.N+1 D.2N

五个D触发器构成环形计数器，其计数长度为。

A.5B.10 C.25 D.32

同步时序电路和异步时序电路比较，其差异在于后者

A.没有触发器 B.没有统一的时钟脉冲控制

C.没有稳定状态 D.输出只与内部状态有关

一位8421BCD码计数器至少需要个触发器。

A.3 B.4 C.5 D.10

欲设计0,1,2,3,4,5,6,7这几个数的计数器，如果设计合理，采用同

步二进制计数器，最少应使用级触发器。

TOC\o1-5\h\zA.2 B.3 C.4 D.8

8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。

A.1