数电实验-组合逻辑电路设计.pdfVIP

数字逻辑电路实验实验报告

学号：

班级：

姓名：

实验3：组合逻辑电路(3)——组合逻辑电路设计

一实验内容

利用QuartusII实现0到9的Hamming码编码和解码电路，并在芯片中下载实现。

要求：实现对从0000到1001输入的编码和解码，并可发现并纠正传输中的单错，对

双错不做要求。在芯片中下载电路并在实验板上验证。

二实验原理

2.1电路需求分析

Hamming码是一套可定位码字传输中单错并纠正单错的编码体系，以4位二进

制为例，其编解码和纠错原理如下：

将7位二进制数的各位由低到高依次编号为1B、10B、11B、100B、……、111B。

其中为2的整数次幂的位（即1B、10B、100B）位校验位，其他四位作为数据位。编

码时，三个校验位分别与编号特定位为1的位上数字做奇偶校验（即编号位1B、11B、

101B、111B的校验结果为1B位的值，10B、10B、100B、110B的校验结果为10B的

值，100B、101B、110B和111B的校验结果为100B的值）。偶校验在电路实现中更

直接容易。

译码时，在仅考虑无错或单错的情形下，若三个校验位的校验结果均正确，则结

果是四个数据位本身；若某位或某几位校验结果有错，可据此综合定位错误的位置：

若仅1位校验结果有错，则错误出于该校验位本身；若2位校验结果有错，则该

2位校验位所共同参与校验且不参与另一位校验的数据位结果有错；若三维结果均有

错，则必然为111B位有错。

分析可知，编码电路可根据上述原理使用异或门实现，也可根据编码真值表由与

门实现；译码电路中可使用3×4次异或运算生成校验结果，再由校验结果定位错误

位后对相应位取反实现。

2.2Quartus软件从管脚分配到下载验证的过程

Quartus中，在设计好电路的输入输出并选择合适的芯片型号后，可使用Pin

Planner工具进行管脚分配：

窗口下方有当前设计电路中所有的输入和输出节点，在Location中可选择对应

节点对应的管脚。一般要根据芯片的引脚分布和外围电路设计分配，如输入管脚应分

配靠近输入设备、时钟管脚应连接振荡器等等。分配好所有管脚后应重新执行编译。

随后，在便捷工具栏中点选Programmer，连接好要下载入的设备后选择下载方

式和需要载入的电路文件，点击Start下载完成后，芯片即具有设计文件中给出的功

能。

2.3实验箱介绍

实验箱上的扩展板搭载了一块5M160ZE64C5芯片，拥有160个功能块和64个

引脚。为方便连接，其引脚被引出到电路板上的两组母座和一组排针处。引脚分布如

图

黄色框10处为一列拨动开关，其中间端被引出到上方母座，上端引脚接入高电平，

下端接地，因此通过拨动即可实现对母座处电平的控制；6处为一列LED，其负极已接

地，正极被从下方母座引出，在此接入高电平即可使之亮起，故可用于观察输出电平。

三实验过程、结果及分析

3.1电路实现

使用Verilog分别实现编码器和译码器两个模块后，实例化两个模块于同一个顶

层实体，以同时实现编解码和验证。

（1）编码电路

编码器需要接受4位输入和7位输出，其中第0、1、3位为校验位，为方

便使用偶校验，亦即其值为编号同位为1的其余三位的异或；其他四位为数据

位，与输入一直相等即可。

实现代码如下：

modulehamming_coder(in,out);

input[3:0]in;

output[6:0]out;

//DataBits

assignout