- 1、本文档共32页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
第 一 天
AltiumDesigner概述
a.
电子开发辅助软件的发展;
软件安装及破解;
软件开发环境;
软件功能;
preferencesetting(优先项)b.
help文档knowledgecenter和shortcutkeys;
基本的窗口操作(移动、合并、splitvertical垂直分割、openinnewwindow);
referencedesignsandexampals;
homepage;
第二天
电子设计基础知识
a.
PCB(PrintedCircuitBoard)印制电路板设计流程:双面覆铜板下料叠板
数控钻导通孔
检验、去毛刺涮洗
化学镀(导通孔金属化,全板电镀覆铜)检验涮洗
网印负性电路图形、固化(干膜或湿膜曝光,显影)检验、修版
线路图形电镀
电镀锡(抗腐蚀镍/金)去印料(感光膜)
刻蚀铜
(退锡)清洁刷洗
网印阻焊图形(常用热固化绿油)清洁、干燥
网印标记字符图形、固化
(喷锡)外形加工清洗、干燥
电气通断检测检验包装
成品出厂;
EDA设计基本流程:
原理图设计
网络报表的生成印制板的设计;
印制板总体设计的基本流程:原理图设计
原理图仿真
网络报表的生成印制板的设计信完整性分析
文件储存及打印;
原理图的一般设计流程:启动原理图编辑器
设置原理图图纸设置工作环境装载元件库
放置元件并布局原理图布线
原理图的电气检查
网络报表及其他报表的生成文件储存及打印;
PCB设计的一般流程:启动印制板编辑器
设置工作环境添加网络报表
设置PCB设计规则放置原件并布局印制电路板布线设计规则检查
各种报表的生成文件储存及打印;
基本概念:
层(Layer):印制电路板的各铜箔层;
过孔(Via):为连通各层之间的线路的公共孔;
埋孔(Buriedvias):中间一层到表面,不穿透整个板子;
盲孔(Blindvias):只连接中间几层的PCB,在表面无法识别其位置;丝印层(Overlay):标志图案代号和文字;
网格填充区(ExternalPlane):网状铜箔;填充区(FillPlane):完整保留铜箔;SMD封装:表面焊装器件;
焊盘(Pad);
膜(Mask):元件面助焊膜,元件面阻焊膜;
印制板的基本设计准则抗干扰设计原则
热设计原则
抗振设计原则
可测试型设计原则
b.
抗干扰设计原则
电源线的设计:(1)选择合适的电源;(2)尽量加宽电源线;(3)保证电源线、底线走线与数据传输方向一致;(4)使用抗干扰元器件(磁珠、磁环、屏蔽罩、电源滤波器);(5)电源入口添加去耦电容
地线的设计:(1)模拟地与数字地分开;(2)尽量采用单点接地;(3)尽量加宽地线;(4)将敏感电路连接到稳定的接地参考源;(5)对PCB板进行分区设计,把高宽带的噪声电路与低频电路分开;(6)尽量减少接地环路的面积
元器件的配置:(1)不要有过长的平行信号线;(2)保证PCB的时钟发生器、晶振和CPU的时钟输入端尽量靠近,同时远离其他低频器件;(3)元器件应围绕核心器件进行配置,尽量减少引线长度;(4)对PCB板按频率和开关特性进行分区布局,保证噪声元器件和非噪声元器件的距离;(5)考虑PCB板在机箱中位置和方向(放出热量高的器件在机箱上方);(6)缩短高频元件之间的引线以减小热量和电磁干扰;
去耦电容的配置:(1)每10个集成电路要加一片充放电电容(一般10uF);(2)引线式电容用于低频,贴片式电容用于高频;(3)每个集成芯片要布置一个0.1uF的陶瓷电容;(4)对抗噪声能力弱、关断时电源变化大的器件(RAM、ROM的电源与地线之间)要加高频去耦电容;(5)电容之间不要共用过孔;(6)去耦电容引线不能太长
降低噪声和磁干扰的原则:(1)尽量采用45度折线而不是90度折线(减少对外发出信号与耦合);(2)用串联电阻的方法来降低电路信号边沿的跳变速率同时也能吸收接受端的反射;(3)石英晶振的外壳要接地,石英晶振下面也不能走线;(4)闲置不用的门电路输出端不要悬空,闲置的运放正极端接地,负极端接输出端;(5)时钟线垂直于I/O线时干扰小,时钟线的引脚要远离I/O电缆;(6)尽量让时钟线周围的电动势趋于零(一般采用用地线把时钟区隔离起来的措施),同时时钟线也应尽量短;
(7)I/O驱动电路尽量靠近PCB的边缘;(8)任何信号不要形成回路,如果无法避免则应当尽量减少回路面积;(9)对高频板,电容的分布电感不能忽略,电感的分布电容也不能忽略;(10)通常功率线、交流线尽量布置在和信号线不同的板子上;
其他设计原则:(1)CMOS的未使用引脚要通过电阻接地或接电源;(2)用RC电路来吸收继电器等原件的放电电流;(3)总线上加10K左右上拉电阻有助于抗干扰
您可能关注的文档
- A poor girl was selling flowers in the street 21 Christmas Eve阅读理解答案.docx
- A system of no systems分析和总结分析和总结.docx
- A young man was getting ready to graduate from college完形填空答案.docx
- A 楼交货单基础.docx
- A1合同段交通工程预制块开工报告.docx
- a7testbankpartiichapter5analyzingtheaudience分析和总结分析和总结.docx
- a12testbankpartiichapter10usinglanguage分析和总结分析和总结.docx
- A12病案科对疾病编码员编码准确性的指导.docx
- A200000中华人民共和国企业所得税月度预缴纳税申.docx
- AAA第五单元化学方程式测试题.docx
- 2025-2030年中国3—硝基—4—氟苯胺项目投资可行性研究分析报告.docx
- 2025-2030年中国南玉假山项目投资可行性研究分析报告.docx
- 2025-2030年中国水苏碱行业深度研究分析报告.docx
- 2025-2030年中国卡丁车轮胎行业深度研究分析报告.docx
- 2025-2030年中国家常醋项目投资可行性研究分析报告.docx
- 2025-2030年中国灯具开发行业深度研究分析报告.docx
- 2025-2030年中国混凝土工程方桩行业深度研究分析报告.docx
- 2025-2030年中国机织标项目投资可行性研究分析报告.docx
- 2025-2030年中国藤竹工艺行业深度研究分析报告.docx
- 2025-2030年中国竹蔗茅根茶项目投资可行性研究分析报告.docx
文档评论(0)