第六章-时序逻辑电路.pptVIP

例：将十进制的74160接成六进制计数器异步置零法置数法

(a)置入0000

(b)置入10012.MN①M=N1×N2先用前面的方法分别接成N1和N2两个计数器。N1和N2间的连接有两种方式：a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET）b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态例：用74160接成一百进制

工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数例：用两片74160接成一百进制计数器并行进位法串行进位法②M不可分解采用整体置零和整体置数法：先用两片接成M的计数器然后再采用置零或置数的方法例：用74160接成二十九进制

工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数一、同步计数器1.二进制计数器2.十进制计数器一、同步计数器同步二进制计数器①同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。用T触发器构成同步计数器有两种形式。一种控制输入端T的状态。当每次CLK信号（也就是计数脉冲）到达时，使该翻转的那些触发器输入控制端Ti=1，不该翻转的Ti=0.由此得出规律，当通过T端的状态控制时，则第i位触发器输入端Ti的逻辑式应为：只有最低位例外，按照计数规则，每次输入计数脉冲时它都要翻转。各触发器的驱动方程为T0=1T1=Q0T2=Q0Q1T3=Q0Q1Q2Q*0=Q′0Q*1=Q0Q′1+Q′0Q1Q*2=Q0Q1Q′2+（Q0Q1）′Q2Q*3=Q0Q1Q2Q′3+（Q0Q1Q2）′Q3输出方程C=Q0Q1Q2Q3电路的状态方程若计数器输入脉冲的频率为f0，则Q0、Q1、Q2和Q3端输出脉冲的频率将依次为1/2f0、1/4f0、1/8f0、1/16f0.针对计数器的这种分频功能，也将它称为分频器。十六进制计数器容量2n-1LD′为预置数控制端D0~D3为数据输入端C为进位输出端R′D为异步置零（复位）端EP和ET为工作状态控制端。4位同步二进制计数器74161,具有预置数、保持和异步置零等附加功能。器件实例：74161器件实例：74161工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数当R′D=1，LD′=0时，电路工作在同步预置状态。门G16~G19的输出始终是1，所以FF0~FF3输入端J、K的状态由D0~D3的状态决定。D0=1，则J=1，K0=0当R′D=LD′=1，而EP=0、ET=1时,门G16~G19的输出均为0，所以FF0~FF3输入均在J=K=0的状态，所以CLK信号到达时他们保持原来状态不变。同时C的状态也得到保持。如果ET=0，则EP无论为何状态，计数器的状态也将保持不变，但这是进位输出C等于0.R′D=LD′=EP=ET=1时,电路工作在计数状态，与图6.3.10所示电路工作状态相同。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111状态返回0000状态，C端从高电平跳变至低电平。控制时钟信号方法构成的计数器用T触发器构成同步计数器有两种形式。（2）另外一种形式是控制时钟信号，每次计数脉冲到达时，只能加到该翻转的那些触发器的CLK输入端上，而不能加给那些不该翻转的触发器。同时，将所有的触发器接成T=1的状态。这样，就可以用计数器电路的不同状态来记录输入的CLK脉冲数目。②同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：③同步加减计数器加/减计数器加/减计数结果加/减计数器计数结果两种解决方案a.单时钟方式加/减脉冲用同一输入端，由加/减控制线的高低电平决定加/减器件实例：74LS191（用T触发器）T0=1T1=(U′/D)′Q0+(U′/D)Q′0T2=(U′/D)′Q0Q1+(U