6.3.1-6.3.2 计数器-分类与规律.ppt

第六章时序逻辑电路普通高等教育“十一五”国家级规划教材西安电子科技大学出版社数字电子技术（第五版）★课程名称数字电路与

逻辑设计周慧鑫西安电子科技大学第六章时序逻辑电路时序电路的分析时序电路的设计计数器寄存器与移位寄存器序列信号发生器时序电路的分析时序电路的设计计数器寄存器与移位寄存器序列信号发生器6.3计数器6.3.1、计数器的分类按进位模数分：计数器是用于累计和寄存输入脉冲个数的时序逻辑部件。模2计数器非模2计数器同步计数器异步计数器按计数脉冲输入方式分：进位模制为2n的计数器，n为触发器级数。进位模制为非2n的计数器。计数脉冲引至所有触发器的CP端，使要翻转的触发器同时翻转。计数脉冲没引至所有触发器的CP端，触发器不是同时翻转。计数器分类6.3.1、计数器的分类（续）按计数增减趋势分：递增计数器递减计数器双向计数器按电路集成度分：小规模集成计数器中规模集成计数器每来一个计数脉冲，触发器组成的状态就按2进制代码规律增加（加法计数器）每来一个计数脉冲，触发器组成的状态就按2进制代码规律减少（减法计数器）由控制端决定，可递增，也可递减。

（可逆计数器）计数功能比较完善，并能功能扩展计数器分类步骤与同步时序电路分析与设计相同6.3.2同步计数器分析与设计例如：例6.1.1：五进制递增计数器（已讲例子）书P134：例1五进制递增（已讲例子）书P135：例2六进制递增（已讲例子）书P137：例4异步五进制递增书P144：例7模6计数器设计P135六分频。分频是指将高频信号变成低频信号的电路。计数器分析与设计例6.3.1设计一个三位二进制同步递增计数器。状态表000001010011100101110111状态图假设用JK触发器实现001010011100101110111000000001010011100101110111计数器分析与设计0001111001000001001010010011011100100101101110110111111000001011011111计数器分析与设计0001111001000001001010010011011100100101101110110111111000010101011111计数器分析与设计0001111001000001001010010011011100100101101110110111111000100110011111计数器分析与设计进制同步递增计数器计数器分析与设计例6.3.2设计一个三位二进制同步递减计数器。状态表000111110101100011010001状态图用JK触发器实现111110101100011010001000000001010011100101110111计数器分析与设计111110101100011010001000110101100011010001000111状态图用JK触发器实现000001010011100101110111状态表计数器分析与设计0001111001000111111110110101101100100011011010010001001000100001111111计数器分析与设计000111100100011