新一代信息技术：半导体先进封装专题报告.doc

新一代信息技术：半导体先进封装专题报告

周期复盘：封测底部上扬，先进封装占比逐年走高

周期复盘∣半导体周期底部已筑，开启新一轮上升通道

半导体行业与社会经济发展关联性高，具有较强的周期性。根据SIA数据和WSTS对全球半导体销售额统计，从2021年底开始，由于疫情、地缘政治和通货膨胀等影响，半导体进入下行周期，直至2023年底，随着消费电子逐渐复苏、算力建设投入加大，工业、汽车等赛道有望带来新的增长点，行业底部已基本确认，将进入上升复苏通道，预计2024年将有超10%以上的同比增速。

周期监控∣封测板块可作为监测半导体周期属性的重要指标

半导体封测环节是监测半导体周期属性的重要关口：封测产业处在半导体产业链的下游，主要作用为对半导体芯片进行封装、测试与检测，属于资本密集型和人工密集型，直接对接下游终端，因此下游应用和需求变化将直接影响封测行业的技术路线和稼动率，二者之间存在强大的联动作用与配合机制。因此，与前道晶圆端一样，后道封测产业也是监测半导体周期的重要指标。

周期监控∣封测板块具有较强周期属性，底部已出现上扬

半导体周期底部已筑，封测板块出现上扬：根据WSTS数据，2015年至今，拟合全球半导体销售同比与A股三家封测龙头和中国台湾封测收入同比可看出：封测销售与全球半导体销售呈现较强的一致性，因此可作为监测半导体周期属性的重要指标。2023年11月，全球半导体销售收入同比已出现正增长为5.3%，呈现上扬趋势，可见当前半导体周期和封测周期底部已筑，预计2024年即将开启新一轮上涨。

市场占比∣“后摩尔时代”，先进封装重要性凸显，占比将于25年超过50%

“后摩尔时代”，随着集成电路工艺制程的越发先进，对技术端和成本端也均提出了巨大挑战：技术端驱动：2015年以后，集成电路制程的发展进入了瓶颈期，7nm、5nm、3nm制程的量产进度均落后于预期。随着台积电宣布2nm制程工艺实现突破，集成电路制程工艺已接近物理尺寸的极限，集成电路行业进入“后摩尔时代”。成本端驱动：根据国际商务战略公司IBS调查数据显示，从22nm往后的工艺制程，每一代的总成本支出的增长率均超过50%。7nm工艺制程的总成本约为3亿美元，5nm则更高将近5.5亿美元。对产品开发而言，产品进入到大规模量产前需多次流片验证，因此所带来的费用支出呈倍数增加。根据TIP预测数据，全球先进封装在集成电路封测市场中所占份额将持续增加，预计2025年占整个封装市场的比重接近于50%。

竞争格局：台积电等龙头领先，国内厂商产业链完善

技术发展∣先进封装形式百花齐放：2.5D转向3D，高端封装前道厂商领先后道

半导体封装技术的演进，推动着集成电路的发展，目前传统封装已相当成熟，正经历着2.5D封装到3D封装的转换。3D集成和2.5D集成的主要区别在于：2.5D封装是在中介层Interposer上进行布线和打孔，而3D封装是直接在芯片上打孔和布线，连接上下层芯片堆叠，相对来说，3D封装要求更高，形式也更多样。先进封装技术发展最明显的特征就是更精细化，因此晶圆端前道厂商技术领先后道厂商，台积电、英特尔和三星等厂商在3D封装已有突破，而日月光、长电科技等传统封装厂商则在2.5D封装布局。

技术发展∣细化到关键技术节点，TSV/BUMP/RDL等更精细化

进一步细分到先进封装的关键技术节点，不同的封装形式有不同的判断标准。一般来说区别各家封装厂3D封装技术能力的好差标准之一是TSVDiameter、I/OPitch、RDL-LS的精度等。根据Yole统计，目前一般先进封装BumpI/OPitch大约在50um左右，3DStackPitch约10um左右，预计到2029年将突破5um。3D高端封装里TSVDiameterW2W（WafertoWafer）约为1.5-2um，预计26年后最细至1um；BondPitchW2W约0.8-1.1um，预计26年后最细至0.5um；WaferThicknessW2W约15-20um，预计26年后可至10um。

竞争格局∣高性能先进封装技术被全球头部封测企业掌控

高性能封装技术主要包括：超高密度扇出封装（ultra-highdensityfan-out，UHDFO）、2.5Dinterposer、3Dstackedmemories、embeddedSibridge和hybridbonding，其关键技术基本掌握在世界头部封测企业（OSAT）、先进的晶圆代工厂和IMD手中，如长电科技、日月光、安靠、台积电（TSMC）、三星（Samsung）和英特尔（Intel）等。先进半导体封装的参与者非常多，其解决方案涵盖（超）高密度扇出（有机中介层）、3D片芯堆叠、2.5D硅中