PCB设计百问42027870完整版.doc

PCB设计百26、当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，缘故何在？

将数/模地分开的缘故是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又专门接近，则即使数模信号不交叉，模拟的信号依旧会被地噪声干扰。也确实是讲数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。

27、另一种作法是在确保数/模分开布局，且数/模信号走线相互不交叉的情形下，整个PCB板地不做分割，数/模地都连到那个地平面上。道理何在？

数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(returncurrentpath)会尽量沿着走线的下方邻近的地流回数字信号的源头，若数模信号走线交叉，则返回电流所产生的噪声便会显现在模拟电路区域内。

28、在高速PCB设计原理图设计时，如何考虑阻抗匹配咨询题？

在设计高速PCB电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系，例如是走在表面层(microstrip)或内层(stripline/doublestripline)，与参考层(电源层或地层)的距离，走线宽度，PCB材质等均会阻碍走线的特性阻抗值。也确实是讲要在布线后才能确定阻抗值。一样仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情形，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。真正全然解决咨询题的方法依旧布线时尽量注意幸免阻抗不连续的发生。

29、哪里能提供比较准确的IBIS模型库？

IBIS模型的准确性直截了当阻碍到仿确实结果。差不多上IBIS可看成是实际芯片I/Obuffer等效电路的电气特性资料，一样可由SPICE模型转换而得(亦可采纳测量，但限制较多)，而SPICE的资料与芯片制造有绝对的关系，因此同样一个器件不同芯片厂商提供，其SPICE的资料是不同的，进而转换后的IBIS模型内之资料也会随之而异。也确实是讲，如果用了A厂商的器件，只有他们有能力提供他们器件准确模型资料，因为没有其它人会比他们更清晰他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确，只能持续要求该厂商改进才是全然解决之道。

30、在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？

一样EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面.前者归属于频率较高的部分(30MHz)后者则是较低频的部分(30MHz).因此不能只注意高频而忽略低频的部分.

一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置,PCB迭层的安排,重要联机的走法,器件的选择等,如果这些没有事前有较佳的安排,事后解决则会事倍功半,增加成本.例如时钟产生器的位置尽量不要靠近对外的连接器,高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射,器件所推的信号之斜率(slewrate)尽量小以减低高频成分,选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声.另外,注意高频信号电流之回流路径使其回路面积尽量小(也确实是回路阻抗loopimpedance尽量小)以减少辐射.还能够用分割地层的方式以操纵高频噪声的范畴.最后,适当的选择PCB与外壳的接地点(chassisground)。

31、如何选择EDA工具？

目前的pcb设计软件中，热分析都不是强项，因此并不建议选用，其它的功能1.3.4能够选择PADS或Cadence性能价格比都不错。

PLD的设计的初学者能够采纳PLD芯片厂家提供的集成环境，在做到百万门以上的设计时能够选用单点工具。

32、请举荐一种适合于高速信号处理和传输的EDA软件。

常规的电路设计，INNOVEDA的PADS就专门不错，且有配合用的仿真软件，而这类设计往往占据了70%的应用场合。在做高速电路设计，模拟和数字混合电路，采纳Cadence的解决方案应该属于性能价格比较好的软件，因此Mentor的性能依旧专门不错的，专门是它的设计流程治理方面应该是最为优秀的。（大唐电信技术专家王升）

33、对PCB板各层含义的讲明

Topoverlay----顶层器件名称，也叫topsilkscreen或者topcomponentlegend,例如R1C5,IC10.

bottomoverlay----同理

multilayer-----如果你设计一个4层板，你放置一个freepadorvi