数电模电课程设计--六进制同步加法计数器.pdf

数电模电课程设计--六进制同

步加法计数器

目录

1数字电子设计部分错误!未定义书签。

1.1六进制同步加法计数器

1.1.1课程设计的目的

1.1.2设计的总体框图

1.1.3设计过程

1.1.4设计的逻辑电路图

1.1.5设计的电路原理图

1.1.6实验仪器

1.1.7实验结论（分析实验中出现的故障及产生的原因

1.1.6实验仪器

1.1.7实验结论（分析实验中出现的故障及产生的原因

1.2串型数据检测器

1.2.1课程设计的目的

1.2.2设计的总体框图

1.2.3设计过程

1.2.4设计的逻辑电路图

1.2.5设计的电路原理图

1.2.6实验仪器

1.2.7实验结论（分析实验中出现的故障及产生的原因）

1.3参考文献

I

2模拟电子设计部分错误!未定义书签。

2.1课程设计的目的与作用错误!未定义书签。

2.1.1课程设计错误!未定义书签。

2.2设计任务、及所用multisim软件环境介绍错误!未定义书签。

2.3电路模型的建立错误!未定义书签。

2.4理论分析及计算错误!未定义书签。

2.5仿真结果分析错误!未定义书签。

2.6设计总结和体会错误!未定义书签。

2.7参考文献错误!未定义书签。

II

键入文字]

数字电子设计部分

1.1六进制同步加法计数器

1.1.1课程设计的目的

1、掌握同步加法计数器工作原理及逻辑功能

2、掌握电路的分析，设计及运用

3、学会正常使用JK触发器

1.1.2设计的总体框图

CP三位二进制同步加法

Y

输入计数脉冲计数器

设计过程

（1）状态图

/////

001010100101110111

/

（2）时序图

C

Q

P0

Q

1

Q

2

(3)触发器名称

选用三个CP下降沿触发的JK触发器74LS112

（4）求时钟方程

CP=CP=CP=CPCP是整个要设计的时序电路的输入时钟脉冲

012

（5）求状态方程

1

键入文字]

nn

QQ

10

00011110