数字逻辑与数字系统智慧树知到课后章节答案2023年下天津大学.pdf

年下天津大学

天津大学

第一章测试

1.十进制数(119)10转换为八进制数是

答案:

2.十六进制数（1C4）16转换成十进制数是

答案:

452

3.n个变量可以构成（）个最大项或最小项

答案:

4.负二进制数的补码等于

答案:

反码加1

A、B和输出Y的波形如图所示，能实现此波形的门电路是（）

答案:

同或门

6.补码由原码按位取反加1

答案:

错

7.增加位宽的方法有零扩展和符号扩展两种

答案:

对

8.相同功能的逻辑门中扇入数越多，逻辑门越复杂

答案:

对

9.两输入的逻辑门包括

或门异或门;与门

10.关于二进制的相关说法正确的是

答案:

零扩展的负数会变化;用补码实现原码的减法;原码不能计算负数加法

第二章测试

1.下列逻辑等式中不成立的是

答案:

2.布尔代数的与或非，运算优先级是()

答案:

非与或

3.关于无关项X，说法错误的是（）

答案:

所有无关项X一定出现在最简表达式的圈中

4.）

答案:

错

5.组合逻辑电路是无记忆的()

答案:

对

6.卡诺图的编码采用格雷码()

答案:

对

7.译码器具有N个输入和2N个输出，且输出具有独热性()

答案:

对

8.关于组合逻辑电路说法正确的是（）

:

组合逻辑电路的输出仅仅取决于当前输入

;

大的组合逻辑电路可以由小的组合逻辑电路构成

;

组合逻辑电路是无记忆的

;

组合逻辑电路不包含回路

9.下列表达式成立的是（）

答案:

AB=BA

;B(B+C)=B

;A+B=B+A

10.卡诺图的画圈原则中，说法正确的是()

答案:

质主蕴含项一定出现在最简解中;最简表达式一定含有最少的圆圈数目;质主

蕴含项一定是能圈的最大圈;最简表达式中有时都是非质主蕴含项

1.64位行波进位加法器的延迟为（）。假设全加器的延迟是450ps。

答案:

2.在SystemVerilog模块中定义一个端口必须指明哪些要素（）。

答案:

方向;名字

3.logic类型的变量会被综合为（）电路。

答案:

寄存器传输级;连线

4.一个SystemVerilog测试程序需要包含几个要素（）。

答案:

激励信号;待测模块;输出响应

5.阻塞赋值主要用于实现组合逻辑电路，非阻塞赋值主要用于实现时序逻辑电

路。

答案:

对

SystemVerilog过程块中可以对模块进行实例化声明。

答案:

错

7.系统任务$monitor在每次执行的时刻打印相应信息。

答案:

错

8.假设a=3b001，则表达式{2{a}}的值是（）。

答案:

9.假设m=4b0101，下列运算结果正确的是（）。

答案:

~^m=1

10.如下程序中第三条阻塞赋值语句完成赋值的时刻是（）。always_comb

begin

#5a=16’b0;

#10b={x,y,z};

#5c=1’b1;