设计一个异步四位二进制计数器实验报告 捞金版.docx

PAGE

PAGE1

/广西大学实验报告纸

姓名：曾宪金0802100513

电气工程学院电气自动化类专业085班2009年12月18日

实验内容 指导老师 宋春宁

【实验名称】

设计一个异步四位二进制可逆计数器

【实验目的】

学习用集成触发器构成计数器的方法。

【设计任务】

用D触发器（74LS74）设计一个异步四位二进制可逆计数器。

要求使用的集成电路芯片种类不超过3种。（提供器件：74LS74、CC4030）

【实验用仪器、仪表】

数字电路实验箱、万用表、74LS74、CC4030等。

【设计过程】

用四个D触发器串接起来可以构成四位二进制加法计数器（每个D触发器连接为T触发器）。计数器的每级按逢二进一的计数规律，由低位向高位进位，可以对输入的一串脉冲进行计数，并以16为一个计数值环。其累计的脉冲数等于2n（n为计数的位数）。减法计数器的计数原理与加法计数器的计数原理相反。

根据题意列出状态表，如表1。

令A=0时，计数器为加法计数器；A=1时，计数器为减法计数器。

A=0（实现加法）A=1（实现减法）

A=0（实现加法）

A=1（实现减法）

QnQnQnQn

3 2 1 0

CPCPCPCP

3 2 1 0

Qn?1Qn?1Qn?1Qn?1

3 2 1 0

CPCPCPCP

3 2 1 0