原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PCIE3.0物理层MAC的电路设计中期报告
本文将介绍PCIExpress3.0（PCIe3.0）物理层MAC的电路设计中期报告。
一、设计目标
1、实现PCIe3.0物理层MAC电路；
2、支持8Gbps数据传输速率，提供高速数据传输的可靠性；
3、采用低功耗设计，满足现代移动设备的需求；
4、采用低成本设计，使得该电路能够广泛应用于市场。
二、设计方案
PCIe3.0采用了128/130编码方式，相比于早期的PCIe版本采用的8B/10B编码，128/130编码能够提高25%的吞吐量，并且满足了现代CPU的需求。因此，本设计采用了128/130编码方式。
本次电路设计采用SerDes技术实现PHY层电路，并且将其集成到MAC层电路中。在SerDes电路中采用了多项技术优化，例如前向误差纠正（FEC）技术、数据重定向和数据对齐等，以保证高速和可靠的数据传输。同时采用了自适应等化技术，以补偿信号衰减和不同传输距离之间的影响。
该电路中采用了采用锁相环（PLL）和时钟多路复用器（MUX）技术以保证正确的时序同步。在MAC层电路中，采用了AMBAAXI总线，以实现对于处理器的兼容和高效数据传输。同时，MAC层电路中集成有DMA引擎，提供快速的内存访问速度。
三、设计结果
目前该电路正在实现中，初步模拟结果显示能够实现8Gbps速率的数据传输，并且功耗大幅降低。预计可以满足设计目标，并具备更高的性价比和广泛的应用前景。
四、总结
本文介绍了PCIe3.0物理层MAC电路设计的中期报告。通过采用SerDes技术、自适应等化技术等技术优化手段，以及完善的时序同步设计和DMA引擎，实现了高速、可靠的数据传输。同时，该电路具有低功耗和低成本的特点，具有较高的性价比和应用前景。
文档评论（0）