DSP课件-高等院校课程-(8).ppt

2003.2.16DSP原理及应用逻辑控制电路：由三个或门和一个与门组成。定时器的工作过程：【例8.1.1】定时器自动装载定时。发送过程：①?发送数据装入DXR；②当上一个数据发送完后，DXR的数据自动装入XSR；③在发送帧同步信号FSX和发送时钟CLKX作用下，将XSR的数据通过引脚DX发送输出。接收过程：①?在接收帧同步信号FSR和接收时钟CLKR作用下，接收数据通过DR引脚移至RSR中；②当RSR满时，将数据装入DRR中。SPC用于控制串行口的操作。RES：保留位，用于单’C54x测试串行口代码，总读为0。FO：数据格式位。用于定义串行口发送/接收数据的字长。当FO=1时,接/发数据按8位字节传输,先送高8位；当FO=0时，接/发数据按16位字节传输。XRST：发送复位位。IN0：接收时钟状态位。用于显示接收时钟CLKR当前状态。XRDY：发送准备好位。用于检测发送寄存器DXR发送数据的状态。XRDY由0变1，表示DXR中的内容已复制到发送移位寄存器XSR中，同时串行口产生发送中断XINT。Free、Soft：仿真控制位。用于调试程序遇到断点时决定串行口的时钟状态。串口初始化步骤：①复位，并且把0038H(或0008H)写到SPC，初始化串行接口。②把00C0H写到IFR，清除任何挂起的串行接口中断。③把00C0H和IMR求或逻辑运算，使能串行接口中断。④清除ST1的INTM位，使能全局中断。⑤把00F8H(或00C8H)写入SPC，启动串行接口。⑥把第一个数据写到DXR。串口中断服务程序步骤：①保存上下文到堆栈中。②读DRR或写DXR，或者同时进行两种操作。从DRR读出的数据写到内储器中预定单元，写到DXR的数据从存储器的指定单元取出。③恢复现场。④用RETE从中断子程序返回，并重新使能中断。工作方式：非TDM方式和TDM方式。非TDM方式：称为标准方式，与SP相同。TDM方式：是将与多个不同器件的通信按时间依次划分成若干个信道，TDM周期性地按时间顺序与不同信道的器件进行串行通信。第8章TMS320C54x的硬件设计8.6.2语音基带处理模块的设计1.设计方案的选择该方案选择了TI公司的TMS320VC5409芯片，主要是基于以下几个原则：?接口能力：’C5409的McBSP串行口具有灵活的接口能力,既可实现全双工通信,直接与数字信号编解码器的工业标准接口,也可以通过串行口与ADC/DAC实现无缝连接；?开发工具：TI公司为用户提供了方便的开发系统，如集成开发环境CCS，它支持软件的仿真，用户可以在制作目标板之前，利用CCS开发系统进行算法仿真。第8章TMS320C54x的硬件设计8.6.2语音基带处理模块的设计2.基本原理该设计方案采用CVSD语音编解码，送入语音基带处理模块的最高语音数据流为16kbps，经过DSP芯片的语音基带处理，送出64kbps数据至数字调制/解调电路。DSP的语音基带处理包括信道编/译码、加入/提取信令、组/拆帧等。(1)模块原理框图TMS320VC5409下级处理BUFFERBUFFERSRAM键盘/显示FLASH存储器逻辑控制单元McBSP通道1McBSP通道2扬声器话筒D15~D0A15~A0A15~A0D15~D0语音译码语音编码第8章TMS320C54x的硬件设计2.基本原理DSP处理器：主要完成基带信号的处理，包括信号的信道编/译码、加入/提取信令、组/拆帧等操作语音编码/解码器：对来自话筒的语音信号和来自DSP的数据进行CVSD编码和译码；总线驱动器BUFFER：用来增强总线的驱动能力以及对总线起到隔离的作用；FLASH存储器：用来存放用户编写的系统程序；(1)模块原理框图第8章TMS320C54x的硬件设计2.基本原理静态存储器SRAM：是为DSP芯片扩展的外部数据存储器。为了加快SRAM的读写速度，可直接与DSP的数据线和地址线连接；逻辑控制单元：用来完成系统的译码和逻辑控制，可用CPLD或FPGA实现；键盘/显示电路：用来实现人机对话。(1)模块原理框图第8章TMS320C54x的硬件设计2.基本原理DSP芯