(完整word版)数字电子钟的设计(DOC).docVIP

安康学院

电子技术课程设计报告书

课题名称：

数字电子钟的设计

姓名：

薛挺

学号：

2011222430

院系：

电子与信息工程系

专业：

电子与信息工程

指导教师：

崔智军陈颖

时间：

2013年6月24

课程设计项目成绩评定表

电子与信息工程系2013年6月

一、设计任务及要求：

1、设计任务：

设计一个数字电子钟。

2、要求：

电子时钟能够显示“时”、“分”、“秒”。

能够实现对“时”、“分”、“秒”的校时。

指导教师签名：

年月日

二、指导教师评语：

指导教师签名：

年月日

三、成绩评定：

指导教师签名：

年月日

四、系部意见：

系部盖章：

年月日

设计项目成绩评定表

课程设计报告书目录

设计报告书目录

TOC\o1-3\h\z\u一、设计目的 1

二、设计思路 1

三、设计过程 1

3.1、系统方案论证 1

3.2、模块电路设计 2

四、系统调试与结果 5

五、主要元器件与设备 6

六、课程设计体会与建议 6

6.1、设计体会 6

6.2、设计建议 7

七、参考文献 7

数字电子钟的设计

PAGE4 电子与信息工程系2013年6月

一、设计目的

熟悉集成电路的引脚安排。

掌握芯片的逻辑功能及使用方法。

了解面包板结构及其接线方法。

了解数字电子钟的组成及工作原理。

熟悉数字电子钟的设计与制作。

二、设计思路

设计秒信号发生器电路。

设计秒、分、时计数器电路。

设计秒、分、时校正电路。

三、设计过程

3.1、系统方案论证

数字电子钟总体方框图如图1所示。

译码、显示

译码、显示

译码、显示

译码、显示

24进制计数器

六十进制计数器

六十进制计数器

校时

校分

校秒

校时控制

校分控制

晶体振荡器

校秒控制

分频器

图

图1数字电子钟的原理框图

图1数字电子钟的原理框图

其工作原理为：接通电源后，秒计数到六十后，对“分计数器”送入一个脉冲，进行分计数，分计数到六十后，，对“时计数器”送入一个脉冲，“时计数器”是24进制计数器，实现对一天24小时计数。电子钟的显示由计数器、译码器经数码管实现。校时电路分为秒校时、分校时和秒校时，分别由开关控制。

3.2、各部分电路设计

秒信号发生电路如图2所示。

图2秒信号发生电路

图2秒信号发生电路

该电路工作原理：秒脉冲发生器主要由555定时器和一些电阻电容构成原理是利用555定时器的特性??通过电容的充放电使VC在高??低电平之间转换其中555定时器的高、低电平的门阀电压分别是2/3VCC和1/3VCC，当电容器充电使VC的电压大于2/3VCC则VC就为高电平，然而由于反馈作用又会使电容放电，当VC小于1/3VCC时，VC就为低电平，同样由于反馈作用又会使电容充电。通过555定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S，这样我们就会得到1HZ的信号。

由于我们要得到1HZ的信号，所以我们就可以通过555定时器充放电一次所需的时间的公式，将那时间设为1S，然后设定两个电阻计算出另外那个电容值，在设定电阻值时我们要记住将电阻值设为比较常用的那种电阻值，得到的电容值也尽可能让它是比较普遍使用的，这样就避免了在实际组装过程中很难买到当初设定的那电阻和计算出的电容。，，，经公式：可得近似为1HZ。

二十四进制计数器电路如图3所示

脉冲开关图3二十四进制计数器电路清零开关

脉冲开关

图3二十四进制计数器电路

清零开关

利用2片74ls90芯片构成24进制计数器。一片构成二进制计数器，一片构成四进制计数器。由于74ls90芯片清零是由两个清零端控制的，所以当第24个脉冲到来时，第一片74ls90芯片的QB为高电平，第二片74ls90芯片的Qb为高电平，让第一片74ls90芯片的QB与两片芯片的Ro1相连，让第二片74ls90芯片的QC与两片芯片的Ro2相连，当第24个脉冲到来时就会进行异步清零。如此循环就会构成24进制计数器。当清零开关接低电平时，计数器正常工作，当清零开关接高电平时，计数器处于清零状态。

六十进制计数器电路如图4所示

图4六十进制计数器电路清零开关脉冲开关

图4六十进制计数器电路

清零开关

脉冲开关

利用2片74ls90芯片连接成一个六十进制电路，电路可从0—59显示，第一片74ls90芯片构成10进制计数器，第二片74ls90