原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
重庆大学城市科技学院电气学院
EDA课程设计报告
题目：多功能信号发生器
专业：电子信息工程
班级：2006级03班
小组：第12组
学号及姓名：蒋春
冯志磊
冯浩真
指导教师：戴琦琦
设计日期：2020-6-19
多功能信号发生器设计报告
一、设计题目
运用所把握的VHDL语言，设计一个信号发生器,要求能输出正弦波、方波、
三角波、锯齿波，而且能改变其输出频率和波形幅度，能在示波器上有相应波形
显示。
二、课题分析
（1）．要能够实现四种波形的输出，就要有四个ROM（64*8bit）寄存正弦波、
方波、三角波、锯齿波的一个周期的波形数据，而且要有一个地址发生器
来给ROM提供地址，ROM给出对应的幅度值。
（2）．因为要设计的是个时序电路，因此要实现输出波形能够改变频率，就必需
对输入的信号进行分频，以实现整体的频率的改变。
（3）．设计要求实现调幅，必需对ROM输出的幅度信息进行处置。最简单易行的
方式是对输出的8位的幅度进行左移（每移移位相当于对幅度值行除以二
取整的计算），从而达到幅度能够调剂的目的。同时为了方便观看，应再引
出个未经调幅的信号作为对照。
三、设计的具体实现
1、系统概述
系统应该由五个部份组成：分频器（DVF）、地址发生器（CNT6B）、四个ROM
模块（data_rom_sin、data_rom_sqr、data_rom_tri、data_rom_c）、四输入多
路选择器mux、幅度调剂单元w。
二、单元电路设计与分析
外部时钟信号通过度频器分频后提供给地址发生器和ROM，四个ROM的
输出接在多路选择器上，用于选择哪路信号作为输出信号，被选择的信号通过幅
度调剂单元的幅度调剂后连接到外部的D/A转换器输出模拟信号。
（1）分频器（DVF）
分频器（DVF）的RTL截图
分频器（DVF）的源代码：
LIBRARYIEEE;
USEDVFIS
PORT(D_MODE:INSTD_LOGIC_VECTOR(3DOWNTO0);
D_CLK:INSTD_LOGIC;
D_OUT:OUTSTD_LOGIC);
ENDDVF;
ARCHITECTUREbehavofDVFIS
SIGNALFULL:STD_LOGIC;
BEGIN
P_REG:PROCESS(D_CLK)
VARIABLECNT8:STD_LOGIC_VECTOR(3DOWNTO0);
BEGIN
IFD_CLKEVENTANDD_CLK=1THEN
CNT8:=D_MODE;
FULL=1;
ELSECNT8:=CNT8+1;
FULL=0;
ENDIF;
ENDIF;
ENDPROCESSP_REG;
P_DIV:PROCESS(FULL)
VARIABLECNT2:STD_LOGIC;
文档评论（0）