原创力文档- 1、本文档共19页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
硬件课程设计实验报告
一、全加器设计
1、实验目的
(1)了解四位全加器的工作原理。
(2)掌握基本组合逻辑电路的FPGA实现。
(3)熟练应用QuartusII进行FPGA开发。
2、实验原理
全加器是由两个加数X和Y以及低位来的进位C作为输入，产
iii-1
生本位和S以及向高位的进位C的逻辑电路。它不但要完成本位二进
ii
制码X和Y相加，而且还要考虑到低一位进位C的逻辑。对于输
iii-1
入为X、Y和C，输出为S和C的情况，根据二进制加法法则可以
iii-1ii
得到全加器的真值表如下表所示：
全加器真值表
XYCSC
iii-1ii
00000
00110
01010
01101
10010
10101
11001
11111
由真值表得到S和C的逻辑表达式经化简后为：
ii
这仅仅是一位的二进制全加器，要完成一个四位的二进制全加器，只
需要把四个级联起来即可。
i
3、实验内容
本实验要完成的任务是设计一个四位二进制全加器。具体的实验过
程就是利用实验系统上的拨动开关模块的K1～K4作为一个加数X输
入，K5～K8作为另一个加数Y输入，用LED模块的LED1～LED8来
作为结果S输出，LED亮表示输出‘1’，LED灭表示输出‘0’。
实验箱中的拨动开关、LED与FPGA的接口电路，以及拨动开关、LED
与FPGA的管脚连接在以前的实验中都做了详细说明，这里不在赘述。
4、实验现象与结果
以设计的参考示例为例，当设计文件加载到目标器件后，拨动相应
的拨动开关，输入两个四位的加数，则在LED灯上显示这两个数值相加
的结果的二进制数。
5、实验报告
(1)出不同的加数，绘仿真波形，并作说明。
(2)在这个程序的基础上设计一个八位的全加器。
(3)在这个程序的基础上，用数码管来显示相乘结果的十进制值。
(4)将实验原理、设计过程、编译仿真波形
文档评论（0）