- 1、本文档共11页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路实验
数字电路实验
实验一:设计并实现一个三---八译码器p:8
设计并实现一个一位全加器p:9
实验二:设计并实现一个2--4译码器与4—2编码器p:12
设计并实现一个BCD码转换成余三码电路p:13
实验三:设计并实现一个四路选择器p:14
设计并实现一个四位多功能寄存器p:17
实验四:设计并实现一个110101代码发生器p:24
实验五:VerilogHDL语言设计p:40
实验六:VerilogHDL语言设计p:40
MDL数字逻辑实验仪
MDL数字逻辑实验仪
P:61
P:62
实验总结
实验以后,应通过书写实验报告来认真总结实验结果和经验教训,分析整理实验资料。报告通常包括以下栏目:
一、实验名称
二、实验器材
这包括实验用各元器件的名称、数量,以及其他实验设备。
三、实验目的
四、实验要求
这指对实验的具体要求。有时也可与(三)实验目的合并
五、实验原理图
这包括原理图的设计过程,或对已知原理图的分析过程。
六、实验接线图
图上的标注要注明
七、实验现象
这包括故障的现象、分析、纠错过程等。
八、实验结论
这包括实验方案的正确性、可行性如何?可否进一步优化?有哪些收获体会?有哪些经验教训?有哪些建议?……等。
P:39
实验内容代码转换器实验与MDL连接
与MDL连接:
第三章实验内容第二次实验移位寄存器实验与MDL的连接
代码发生器实验要求与器材
实验要求:
设计并实现一个110101代码发生器
实验器材:
74LS175、74LS08、74LS32、74LS00
文档评论(0)