7.2 可编程逻辑器件开发流程.pdfVIP

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

可编程逻辑器件的一般开发步骤

◆设计输入(entry)

◆功能模拟(functionsimulation)

◆逻辑分割(partitioning)

◆布局和布线(placeandrouting)

◆时间模拟(timingsimulation)

◆写入下载数据(download)

ASIC开发步骤流程图

状态机输入波形输入

逻辑图输入HDL输入

设计输入

设计输入布局布线器件验证

NN

功能模拟时间模拟

YY

逻辑分割编程下载

图7-1ASIC开发步骤流程图

TOP—DOWN设计思想

◆自顶向下(TOP—DOWN)设计首先是从系统级开始入手。把系统分成若干基

本单元模块,然后再把作为基本单元的这些模块分成下一层的子模块。

顶层模块

模块A模块B模块C

模块A1模块A2模块B1模块B2模块C1模块C2模块C3

图7-2top-down设计图

BOTTOM—UP设计思想

◆BOTTOM—UP层次结构化设计是TOP—DOWN设计的逆过程。

◆它虽然也是从系统级开始的,即从图7-2中设计树的树根开始,但在

层次模块划分时,首先考虑的是实现模块的基本物理单元是否存在,

划分过程必须是从存在的基本单元出发。

BOTTOM—UP设计思想

◆设计树最末枝上的单元要么是已经制造出的单元,要么是已经开发

成功的单元,或者是可以买得到的单元。

◆自底向上(BOTTOM—UP)的设计过程采用的全是标准单元,通常

比较经济。

◆但完全采用自底向上的设计有时不能完全达到指定的设计目标要求。

BOTTOM—UP设计思想

◆用可编程ASIC实现一个好的电子系统设计通常采用TOP—

DOWN和BOTTOM—UP两种方法的结合,充分考虑设计过

程中多个指标的平衡。

文档评论(0)

爱因斯坦 + 关注
实名认证
文档贡献者

我爱达芬奇

1亿VIP精品文档

相关文档