VLSI复习题与思考题..docx

第一章“VLS工设计根底概述”复习题与思考题

为什么CMOS(含BiCMOS)工艺成为VLSI主流工艺？其最大特点是什么？

在微电了技术领域，集成电路的制造有两个主要的实现技术：双极技术与MOS技术。CMOS以其构造简洁，集成度高，耗散功率小等优点，成为当今VLSI制造的主流技术。其最大特点是耗散功率小。

双极工艺还有用武之地吗？

双极技术是以NPN与PNP晶体管为基木元件，融合其他的集成元件构造集成电路的技术方法。双极器件以其速度高和驱动力量大，高频、低噪声等优良特性，在集成电路的设计制造领域，尤其是模拟集成电路的设计制造领域，占有一席之地。但双极器件的耗散功率比较大，限制了它在VLSI系统中的应用。

以你的体会，你认为集成电路设计师应具备哪些根本技术根底？

设计者必需具备以下的技术根底：电路与规律没计技术根底，器件与工艺技术根底，幅员设计技术根底和集成电路计算机关心设计技术根底。除此之外，设计者还应具备对电路、规律、器件、工艺和幅员的分析力量。

简要说明描述集成电路技术水平5大指标的含义。当前国内和国际上集成电路产业在特征尺寸及晶

园尺寸方面各到达什么水平？

集成度是以一个IC芯片所包含的元件(晶体管或门/数)来衡呈，特征尺寸特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所打算的沟道长度的儿何长度)，芯片面积大小，晶片直径大小，封装引脚数多少。

国内：0.25Pm,8英寸(20cm),国际：0.13Um,12英寸(30cm)。

微米级、亚微米级、深亚微米级各指什么尺寸，举例说明之。

微米级(micro-M)(3um2um[1985年]、1.5um、1um[1989年])、亚微米级(submicro-SM)(0.7Um、0.5Um[1993年])进展到

深亚微米(deepsubmicro-DSM)(0.35um[1997年]、0.25um、0.18um[2023年]、0.13um),超深亚微米或亚0.1Mm[2023年](verydeepsubmicro-VDSM)。

简要说明深亚微米电路设计对设计流程的影响。

在深亚微米级电路设计中的一个突出刃盾是时序问题。到了深亚微米水平，互连线的延迟将超过门延迟。要求在规律设计过程中引入物理设计阶段的数据；如何把布局布线工具、寄生参数提取工具的时序分析统计工具集成到规律综合中去。还有一个功耗问题必需考虑。总之是要求将前端设计和后端设汁及测试融为一体。

为什么说嵌入式SoC的设计代表了高科技的设计方法和软硬件系统？

嵌入式SoC是集系统性能于一块芯片上的系统组芯片，它通常含有一个或多个微处理器IP核(CPU),有时再增加一个或多个DSPIP核，以及多个或几十个的外围特别功能模块，和一定规模的存储器(RAM,ROM)等。针对应用所需的性能将其设计集成在芯片上，而成为系统操作芯片。芯片的规模常常可以到达数百万门甚至上千万门以上，所以嵌入式SoC是满足应用的系统组成的集成电路产品。嵌入式SoC—方面要满足简单的系统性能的需要，另一方面也要满足市场上口月界的对产品的需求，因此嵌入式SoC的设计代表了高科技的设计方法和软硬件系统

IP的根本定义是什么?

IP核即学问产权产品是在集成电路设计中，IP特指可以通过学问产权贸易，在各设计公司间流通的完成特定功能的电路模块。

分别说明硬IP、软IP、固IP的主要特征。

硬IP，也是针对某一工艺完成的幅员设计，并经过后仿真和投片验证。硬核已完成了全部的前端和后端设计，制造也已确定。它的特点是敏捷性最小，学问产权的保护比较简洁。软IP是包插规律描述、网表和不能物理实现的用于测试的文档〔testbenchfile〕方式存在的IP,是一段可综合的高级语言〔用C语言或硬件描述语言完成〕源程序，用于功能仿真。

在进展电路设计时，可以改动IP的内部代码以适应不同的电路需要，或者IP本身就带有各种可设置的参数来调整具体的功能。

固核是一种介于软核和硬核之间的IP,通常以RTL代码和对应具体工艺网表的混合形式供给。固核既不是独立的，也不是固定的，它可依据用户要求进展修改，使它适合用于某种可实现的工艺过程。固核允许用户重确定关键的性能参数。

嵌入式IP核与通用IP模块各有什么特点？

嵌入式IP核指可编程IP模块，主要是CPU与DSP,通用模块则包括存储器、存储掌握器，通用接口电路，通用功能模块等。

IP模块的这种划分，通常是基于商业方面的考虑，按业界的一般观点，供给嵌入