- 1、本文档共11页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
半導體晶圓尺寸與成本構成
Technology所代表的含義芯片工藝在IC產品不同等級的描述中,0.25微米、0.18微米、90奈米(0.09微米)等是指芯片電晶體連接導線的寬度,這個寬度越小則標誌工藝越高,單位面積所含的晶片數量也越多。為提高芯片的效能和降低製造成本,半導體制程世代(technologynode)從1999年的180奈米進步到2007年的65奈米線寬。依據ITRS2005的定義,如下圖,線寬主要定義為元件上第一層導線間距的一半。基本上制程世代進展會遵循摩爾定律,基本公式為新制程世代為前一代的線寬乘于0.7。結果是新一代的芯片性能都會因為MOS元件密度配合新的材料而增加1倍。
Technology所代表的含義
Technology所代表的含義
芯片制程與晶圓尺寸
晶圓尺寸所代表的意義大尺寸發展產業特性芯片制程與晶圓尺寸
半導體產業的Moore’sLaw趨勢要求每兩年半提升積體電路密度提昇一個技術節點(NANDFlash記憶體要求位元數增加成四倍),成為各積體電路製造公司瘋狂追求提升微影線寬解析度的原動力。摩爾定律
8吋晶圓12吋晶圓差異差異%ProcessedWaferCost($)1,67124%GrossDie(Die/Wafer)5411,297756139.7%DieYield(%)95.1%95.1%NetDie(Die/Wafer)5141,233719139.7%DieCost($/Yielddie)3.252.06-1.18-36.4%WaferSortCost($/die)0.220.22AssemblyYield(%)99.3%99.3%PackageCost($/package)0.2130.213YieldedPackageCostwithDie($/part)3.712.51-1.2-32.3%FinalTestCost($/part)0.570.57PartCost($/part)4.293.09-1.2-28.0%單位晶片成本減少28%晶圓爲什麽往大尺寸發展?12吋晶圓廠的確較8吋晶圓廠更具有成本降低的優勢及效益。8吋晶圓與12吋晶圓成本差異表(以110nm製程生產/256MbDRAM為例)產出的晶粒12吋晶圓較8吋晶圓多出139.7%12吋晶圓的生產成本較8吋晶圓高出52.4%單位:美元資料來源:ICKnowledge;ICInsights(2004/01);工研院IEK整理(2004/12)
FABASSEMBLYTESTFPOF/G(3-5weeks)(1-2weeks)(1week)(2weeks)DieBankBinInventoryWaferFabricationDeviceAssemblyPackagingElectricalClassTestFinalProcessingOperationsFinishedGoodsAreasinvolvedintheStandardManufacturingProcess:InventoryStagingLocationInventoryStagingLocation(4-5weeks)(3-5weeks)(7-10weeksTotalCycletime)IC製造流程及Cycletime
芯片的製造成本
芯片的封裝成本
文档评论(0)