异步二进制加法计数器课件.pptVIP

第6章寄存器与计数器1

6.1寄存器与移位寄存器主要内容：§触发器构成的寄存器§集成寄存器74LS374/74HC374/74HCT374§移位寄存器的五种输入输出方式§触发器构成的移位寄存器§4位集成移位寄存器74LS194§移位寄存器的应用举例2

6.1.1寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器述寄存器的寄存时间？3

集成寄存器74LS1754

74LS175真值表课外查资料：了解集成寄存器74LS373与74LS374。5

6.1.2移位寄存器移位寄存器的5种输入输出方式：（a）串行输入/右移/串行输出（b）串行输入/左移/串行输出6

（c）并行输入/串行输出（d）串行输入/并行输出7

（e）并行输入/并行输出8

9

1.串行输入/串行输出/并行输出移位寄存器：下图所示为边沿D触发器组成的4位串行输入/串行输出移位寄存器。串行输入101010

（a）寄存器清零000000011

（c）第2个CP脉冲之后（d）第3个CP脉冲之后000012

（e）第4个CP脉冲之后101013

例6-1对于图6-4所示移位寄存器，画出下图所示输入数据和时钟脉冲波形情况下各触发器输出端的波形。设寄存器的初始状态全为0。14

2.集成电路移位寄存器常用集成电路移位寄存器为74LS194，其逻辑符号和引脚图如图所示。15

16

例6-2利用两片集成移位寄存器74LS194扩展成一个8位移位寄存器。17

例6-3由集成移位寄存器74LS194和非门组成的脉冲分配器电路如图所示，试画出在CP脉冲作用下移位寄存器各输出端的波形。18

6.2异步N进制计数器主要内容：§异步n位二进制加、减计数器电路§异步n位二进制计数器电路的构成方法§异步3进制加计数器电路§异步6进制加计数器电路§异步非二进制计数器电路的构成方法19

能够对输入脉冲个数进行计数的电路称为计数器。一般将待计数的脉冲作为CP脉冲。电路结构：触发器＋门电路。N个触发器可表示N位二进制数。20

加法计数器减法计数器可逆计数器加法计数器二进制计数器同步计数器十进制计数器减法计数器可逆计数器计数器······N进制计数器二进制计数器异步计数器十进制计数器N进制计数器21

6.2.1异步n位二进制计数器1.异步2位二进制加计数器22

工作原理分析23

异步2位二进制减计数器24

2.异步n位二进制计数器其构成具有一定的规律：(a)异步n位二进制计数器由n个触发器组成，每个触发器均接成T′触发器。(b)各个触发器之间采用级联方式，其连接形式由计数方式（加或减）和触发器的边沿触发方式（上升沿或下降沿）共同决定。例子25

6.2.2异步非二进制计数器1.异步3进制加计数器异步3进制加计数器以异步2位二进制加计数器为基础构成。要实现这一点，必须使用带异步清零端的触发器。计数脉冲Q1Q00计数脉QQ01012300110冲1012001001013（再0循环）4（再循环）0026

异步3进制加计数器电路如下计数到11的瞬间就清零11027

异步3进制加计数器输出波形：28

2.异步非二进制计数器构成方式与上述3进制计数器一样，即采用“反馈清零”法。如：异步6进制加计数器电路可在3位2进制加计数器电路基础上实现。29

异步6进制加计数器电路0计数到110的瞬间就清零30

6.3同步N进制计数器主要内容：§同步2位二进制加、减计数器电路§同步3位二进制加、减计数器电路§同步n位二进制计数器电路的构成方式§同步5进制加计数器电路§同步10进制加法计数器电路31

6.3.1同步n位二进制计数器1.同步2位二进制计数器32

工作原理分析33

2.同步3位二进制计数器34

35

3.同步n位二进制计数器计数器的构成具有一定的规律，可归纳如下：（a）同步n位二进制计数器由n个JK触发器组成；（b）各个触发器之间采用级联方式，第一个触发器的输入信号J＝K＝1，其它触发器的输入信号由0计数方式决定。036

如果是减计数器则为：如果是加计数器则为：37

6.3.2同步非二进制计数器同步非2n进制计数器的电路构成没有规律可循，可采取“观察”法，其具体构成过程见书p15838

1.同步5进制加法计数器39

2.同步10进制加计数器电路40

6.4集成计数器l主要内容：l同步二进制加计数器74LS161的逻辑功能l同步十进制加/减计数器74LS192的逻辑功能l异步二进制加法计数器74LS93的逻辑功能l异步十进制加法计数器74LS90的逻辑功能l采用74LS161构成小于16的任意进制加计数器l采用74LS90构成小于10的任意进制加计数器l采用两片74LS161构成小于25