计算机组成与原理实验 (4).docx

《计算机组成原理》实验报告

实验序号： 2.2 实验项目名称：Cache控制器设计实验

学 号实验地点

姓 名指导教师

专业、班实验时间

一、实验目的及要求

掌握Cache控制器的原理及其设计方法。

熟悉CPLD应用设计及EDA软件的使用。二、实验设备（环境）及要求

PC机一台，TD-CM3+或TD-CMX实验系统一套。三、实验内容与步骤

使用QuartusII软件编辑实现相应的逻辑并进行编译，直到编译通过，Cache控制器在PM1270芯片中对应的引脚如图2-2-5所示，框外文字表示I/O号，框内文字表示该引脚的含义（本实验例程见‘安装路径\Cpld

\CacheCtrl\CacheCtrl.qpf’工程）。

关闭实验系统电源，按图2-2-6连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。

打开实验系统电源，将生成的POF文件下载到EMP1270中去，CPLD单元介绍见实验1.2。

将时序与操作台单元的开关KK3置为‘运行’档，CLR信号由CON单元的CLR模拟给出，按动CON单元的CLR按钮，清空区表。

预先往主存写入数据：联机软件提供了机器程序下载功能，以代替手动读写主存，机器程序以指定的格式写入到以TXT为后缀的文件中，机器指令的格式如下：

如$P1F11，表示机器指令的地址为1FH，指令值为11H，本次实验只初始化00-0FH共16个单元，初始数据如下，程序中分号‘；’为注释符，分号后面的内容在下载时将被忽略掉。

用联机软件的“【转储】—【装载】”功能将该格式（*.TXT）文件装载入实验系统。装入过程中，在软件的输出区的‘结果’栏会显示装载信息，如当前正在装载的是机器指令还是微指令，还剩多少条指令等。

联机软件在启动时会读取所有机器指令和微指令，在指令区显示，软件启动后，也可以选择菜单命令“【转储】—【刷新指令区】”读取下位机指令，并在指令区显示。点击指令区的‘主存’TAB按钮，两列数据中显示了主存的所有数据，第一列为主存地址，第二列为该地址中的数据。对上面文件检查机器程序是否正确，如果不正确，则说明写入操作失败，应重新写入，可以通过联机软件单独修改某个单元的指令，单击需修改单元的数据，此时该单元变为编辑框，输入2位数据并回车，编辑框消失，写入数据以红色显示。

CPU访问主存地址由CON单元的SD17?SD10模拟给出，如CPU访问主存的读信号由CON单元的K7模拟给出，置K7为低，可以观察到CPLD单元上的L8指示灯亮，L0?L7指示灯灭，表示Cache失效。此时按动KK按钮四次，注意CPU内总线上指示灯的变化情况，地址会依次加一，数据总线上显示的是当前主存数据，按动四次KK按钮后，L8指示灯变灭，L0?L7上显示的值即为Cache送往CPU的数据。

重新给出主存访问地址，如L8指示灯变灭，表示Cache命中，说明第0块数据已写入Cache。

记住01H单元的数据，然后通过联机软件，修改01H单元的数据，重新给出主存访问地址再次观察L0-L7指示灯表示的值是01H单元修改前的值，说明送往CPU的数据是由Cache给出的。

重新给出大于03H地址，体会Cache控制器的工作过程。

四、实验结果与数据处理

五、分析与讨论(心得)六、教师评语

五、分析与讨论(心得)

六、教师评语

成绩

签名：

日期：