- 1、本文档共20页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
T/CASAS037—202X(征求意见稿)
1
碳化硅金属氧化物半导体场效应晶体管(SiCMOSFET)栅电荷测试方法
1范围
本文件描述了碳化硅金属氧化物半导体场效应晶体管(SiCMOSFET)的栅电荷测试方法,包括:测试原理、测试电路、测试条件以及数据处理方法。
本文件仅适用于增强型N沟道垂直SiCMOSFET器件特性表征及可靠性测试等工作场景,可用于以下测试目标器件:
a)增强型N沟道垂直SiCMOSFET分立器件晶圆级及封装级产品;
b)含增强型N沟道垂直SiCMOSFET器件的功率模块。
2规范性引用文件
下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文件,仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本(包括所有的修改单)适用于本文件。
GB/T4586半导体器件分立器件第8部分场效应晶体管
T/CASAS006—2020碳化硅金属氧化物半导体场效应晶体管通用技术规范
3术语和定义
下列术语和定义适用于本文件。
3.1
漏致势垒降低效应drain-inducedbarrierlowering
DIBL
对于沟道长度较小的场效应晶体管(FET)器件,漏源电压VDS增大导致源极端势垒高度降低,并引起阈值电压降低的效应。
3.2
米勒平台millerplateau
MOSFET器件在开启或关断阶段由于栅漏电容充/放电引起的栅极电压平台区间。
3.3
米勒斜坡millerramp
在短沟道MOSFET器件栅漏电容充/放电阶段,由于DIBL效应引起栅极电压不稳定,导致原本的米勒平台阶段发生倾斜。
3.4
阈值栅源电荷thresholdgatechargeQGS.th(ON)/QGS.th(OFF)
器件开启阶段栅极电压从额定栅极关断电压上升到阈值电压所需的电荷量/器件关断阶段栅极电压从阈值电压下降到额定栅极关断电压所需的电荷量。
T/CASAS037—202X(征求意见稿)
2
3.5
栅源电荷gate-sourcechargeQGS(ON)/QGS(OFF)
器件开启阶段栅极电压从额定栅极关断电压上升到米勒斜坡开始处电压所需的电荷量/器件关断阶段栅极电压从米勒斜坡末端电压下降到额定栅极关断电压到所需的电荷量。
3.6
栅漏电荷gatedrainchargeQGD(ON)/QGD(OFF)
器件开启阶段漏源电压变化阶段积累的电荷量,即米勒斜坡阶段积累的电荷量/器件关断阶段漏源电压变化阶段释放的电荷量,即米勒斜坡阶段释放的电荷量。
3.7
栅极总电荷totalgatechargeQG,TOT(ON)/QG,TOT(OFF)
器件开启阶段栅极电压从额定关断栅极电压上升到额定导通栅极电压所需的电荷总量/器件关断阶段栅极电压从额定导通栅极电压下降到额定关断栅极电压所需的电荷总量。
3.8
额定关断栅极电压ratedgatevoltageinoff-state
VOFF
器件关断状态额定栅极电压。
3.9
额定导通栅极电压ratedgatevoltageinON-state
VON
器件导通状态额定栅极电压。
3.10
栅极电流gatecurrent
IG
测试过程功率回路电源提供电压。
3.11
漏极电压drainvoltage
VDD
被测器件关断状态下的漏极电压。
3.12
漏源电流drain-sourcecurrent
IDS
器件流经漏极与源极间的电流。
3.13
续流二极管free-wheelingdiode
FWD
电力电子器件应用场景中反并联于负载电感两侧的二极管器件。当回路关断时,电流进入二极管-电感回路存续。
3.14
反向恢复电荷reverserecoverycharge
T/CASAS037—202X(征求意见稿)
3
QRR
续流二极管从导通到阻断状态转变过程中,需要释放的存储电荷。
4测试原理
4.1栅电荷测试基本原理
IG
RG
7
或VGG
或
电压源
负载
IDS
D
GDUT
G
S
VGS
IG
电流源
VDD
图1栅电荷测试原理图
如图1所示为SiCMOSFET栅电荷测试原理图,测试电路由被测器件(DUT)、栅驱动、负载和母线电源组成。其中栅驱动可选电压源或电流源,在开、关过程中对被测器件的栅电容进行充电、放电,并同步监测栅极电压。母线电源提供漏极电压VDD以及流经器件的漏源电流IDS。为在栅电荷测试过程中尽可能模拟器件实际工作条件,在功率回路中添加阻性或感性负载,推荐使用由续流二极管与电感并
文档评论(0)