原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
【Word版本下载可任意编辑】
用可编程逻辑器件(PLD)设计时序逻辑电路
一、通用阵列逻辑器件GAL(GenericArrayLogic)
GAL器件特点：可重复编程至上万次，编程后的数据能保存
20年以上。其电路构造在可编程“与或”阵列的根底上，
增加了输出可编程的逻辑宏单元OLMC(OutputLogic
MicroCell)电路。
现以GAL16V8器件为例加以说明，GAL16V8部分电
路：
电路采用可编程“与阵”和固定的“或阵”构成，每
个输出增加了可编程的输出逻辑宏单元OLMC电路。“与阵”
中具有8个专用输入变量，8个反应变量，共64个“与项”；
输出8个逻辑宏单元，每个宏单元中有一个8输入的固定或
门。
逻辑宏单元构造：
有两个2/1和两个4/1多路选择器，一个异或门和一个
触发器等电路。它们的作用分别说明如下，PTMUX(乘积项
2/1选择器)：用来选择来自与阵的第一个乘积项是否作为或
门的一个输入。TSMUX(4/1三态选择器)：决定输出三态门
使能控制信号。OMUX(2/1输出选择器)：决定输出信号是
直接输出还是经存放器输出。FMUX(反应8/1数据选择器)：
1/4
【Word版本下载可任意编辑】
但输入只有4个，选择反应信号接回到“与阵列”的输入来
源。
OLMC的工作模式有5种，它由构造控制字中的SYN，
ACO，ACI(n)，XOR(n)的状态指定。
(1)SYN＝1，ACO＝0，ACI(n)＝1：专用工作模式
简化等效电路为：
此时输出三态门输出高阻态，I/O只能作为输入使用，
作为送到相邻的输入信号。
(2)SYN＝1，ACO＝0，ACI(n)＝0：专用组合输出模式
简化电路如图：
此时输出三态门为选通状态，电路为一个组合输出电路。
XOR=0，输出为低电平有效；XOR=1，输出高电平有效。
(3)SYN＝1，ACO＝1，ACI(n)＝1：反应组合输出模式
简化电路如图：
输出三态门由第一乘积项选通，输出信号同时反应到
“与”逻辑阵到的输入线上。
(4)SYN＝0，ACO＝1，ACI(n)＝1：时序电路中的组合
简化电路如图：
2/4
【Word版本下载可任意编辑】
此时异或门输出不经过触发器，而是直接送到输出端。
(5)SYN＝0，ACO＝1，ACI(n)＝0：存放器输出模式
简化电路如图：
异或门输出经过D触发器输出，其中反应至“与”阵作
为输入。
可见，GAL器件具有灵活的各种输出电路构造。在实际
应用中，开发软件又会根据用户的要求自动配置。因此，时
序型的GAL器件也完全能代替组合型的PAL器件。除通用
型GAL器件外，还有扩展型、异步型、异或型、大电流输
出型、低功耗型、FPLA型和在系统可编程型等GAL。
二、用PLD器件实现时序逻辑电路
例：试用GAL16V8设计一个具有同步清零，同步置数
和保持功能的8421编码的十进制可逆计数器。
解：设待设计的8421BCD码十进制可逆计数器如下图，
其中QC和QB是计数器的
文档评论（0）