《微机原理与接口技术》课件第5章.ppt

有人可能会问，当DRAM的密度随着每一代新的存储芯片增加时，会出现什么情况？是否意味着必须刷新1Mb和4Mb存储芯片的所有行？答案是肯定的。那么，这是否会耗费太多的时间？为了避免刷新占用太多的时间，DRAM设计师不管DRAM的容量有多大，每隔15.6?μs(=2?ms/128)必须刷新一次所有的存储单元。例如，在64?Kb的芯片中，每2ms只需要刷新128行。在256Kb的芯片中，有256行，必须在4ms/256?=?15.6μs内刷新512行。这是芯片工业的标准规则，在可以预见的未来，这一规则不会改变，即使DRAM的容量达到64Mb。3)?IBMPC/XT中的刷新

在IBMPC/XT中，每隔15.6μs就由一个特殊的脉冲激活DREQ0，以执行刷新DRAM的任务。DMA的通道0由BIOS初始化，以便从存储单元00开始计数65536，并使用读传输、自动初始化、增量地址和单字节模式等选项递增地址。DMA通过激活，同时提供DRAM输入的地址并激活RAM，DMA循环进行读传输，从而依次循环通过DRAM所需的128行。在进行READ传输期间，DMA提供和

信号，但只有信号用于刷新。由于在DRAM的DOUT处没有数据，因此未使用控制信号。有些人把这种现象看作是读取数据并把数据写入到一个伪(dummy)端口。必须澄清的是，当通过激活RAS刷新一行时，系统中存储器的每一块区域的每一行同时被刷新。5.4.1定时技术

在微机系统中，常常需要为CPU和外部设备提供时间基准以实现定时或延时控制。如定时中断、定时检测、定时扫描等，或对外部事件进行计数并将计数结果提供给CPU。

要实现定时或延时控制，有三种主要方法：软件定时、不可编程的硬件定时、可编程的硬件定时。5.4定时/计数器软件定时即让机器执行一个程序段，这个程序本身没有具体的执行目的，但由于执行每条指令都需要时间，因此执行一个程序段就需要一个固定的时间。通过正确地挑选指令和安排循环次数很容易实现软件定时，但软件定时占用CPU，降低了CPU的利用率。

不可编程的硬件定时可以采用小规模集成电路器件，例如555外接定时部件，如电阻和电容等构成。这样的定时电路简单，而且通过改变电阻和电容，可以使定时在一定的范围内改变。但是，这种定时电路在硬件连接好后，定时值及定时范围不能由程序(软件)来控制和改变。可编程定时电路的定时值及其定时范围可以很容易地由软件来确定和改变，所以，其功能较强，使用灵活。

Intel系列的定时/计数器电路为可编程间隔定时器，(ProgrammableIntervalTimer，PIT)，型号为8253，其改进型为8254。在上图中，当D0?=?1时，将选择存储器到存储器的传送方式。此时，通道0的地址寄存器存放源地址。若D1也置位，则整个存储器到存储器的传送过程始终保持同一个源地址，以便实现将一个目的存储区域设置为同一个值的操作。

在系统性能允许的范围内，为获得较高的传输效率，8237A能将每次传输时间从正常时序的三个时钟周期变为压缩时序的两个时钟周期。在正常时序时，命令字的D5选择滞后写或扩展写。区别在于写信号是滞后在S4状态有效(滞后写)，还是扩展到S3状态有效(扩展写)。7)请求寄存器

除了可以利用硬件DREQ信号提出DMA请求外，当工作在数据块传送方式时也可以通过软件发出DMA请求。另外，若是存储器到存储器传送，则必须由软件请求启动通道0。请求寄存器存放软件DMA请求状态。CPU通过请求字写入请求寄存器，如图5.33所示。其中，D1D0位决定写入的通道；D2位决定是置位(请求)还是复位。每个通道的软件请求位分别设置，是非屏蔽的。它们的优先权同样受优先权逻辑的控制。它们可由内部TC(终止计数)或外部的信号复位。RESET复位信号使整个寄存器清除。图5.338237A的请求字格式8)屏蔽寄存器

屏蔽寄存器控制外设通过DREQ发出的硬件DMA请求是否被响应(为0时，允许；为1时，禁止)，各个通道是相互独立的。对屏蔽寄存器的写入有三种方法：

(1)单通道屏蔽字：只对一个DMA通道屏蔽位进行设置，如图5.34(a)所示。

(2)主屏蔽字：对四个DMA通道屏蔽位同时进行设置，如图5.34(b)所示。

(3)清屏蔽寄存器命令：对四个DMA通道屏蔽位同时进行清零，都被允许DMA请求。图5.348237A的屏蔽字格式9)状态寄存器

8237A中有一个可由CPU读取的状态寄存器。其低4位反映读命令这个瞬间每个通道是否产生TC(为1时，表示该通道传送结束)，高4位反映每个通道的DMA请求状况(为1时