东华大学生理刺激反应课程设计报告.pdfVIP

东华大学生理刺激反应课程设计报告.pdf

  1. 1、本文档共21页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

目录

第一章、设计指标

第二章、系统概述

(1)分频电路.

(2)动态显示电路.

(3)反应时间计数电路

(4)延迟和随机信号产生电路

(5)信号逻辑控制电路

第三章、单元设计电路与分析

1、分频电路

2、反应时间计数电路.

3、动态显示电路.

4、延迟和随机信号产生电路

5、违例信号的逻辑控制:

6、信号逻辑控制电路.

第四章、电路的组构与调试.

第五章、思考与体会

第六章、参考文献

第七章、附页

1、引脚分配图:.

2、各模块电路图:.

第一章、设计指标

(1)设计概述

生理刺激反应时间测试仪是测量被测试者在受到刺激后,经过多少时间才有反

应的测试仪。人体在受到外界声、光信号刺激后作出反应的时间有快有慢,某些职

业对从业人员的生理刺激反应时间有一定的要求。比如,短跑、跨栏运动员的成绩

都精确到0.01s。本设计采用光或声音作为刺激人眼或耳朵的触发源,由测试对象

按键做出反应。

(2)设计要求

受试者可以按“测试源选择”键选择刺激信号光或声。

1.当受试者按“测试开始”按键后,系统进入准备状态,“准备灯”亮,其他指示

灯灭,显示器显示全零。

2.测试仪在“准备”灯亮后的1~10s时间内随机发出光刺激信号(“测试”灯亮)

或声刺激信号(蜂鸣器响),“准备”灯灭。

3.当刺激信号发出后测试仪开始计时,直到受试者按下“反应”键停止计时。计时

单位为0.1ms,为提高精度,最低位要四舍五入。

4.以七段LED数码管显示计时测量值的高3位,最低位测量进行四舍五入处理,显

示值保持到新的测量开始。

5.若受试者的反应时间超过999.5ms,“溢出”灯亮指示溢出,测试计数器立即停

止计时,“测试”灯灭或蜂鸣器停,“溢出”灯持续发光直到下一次实验开始按下

“测试开始”按键。

6.若受试者在刺激信号未发出前按“反应”键,“违例”指示灯亮,“准备”灯灭,

并禁止刺激信号发出。

(3)硬件环境

测试仪的控制部分以FPGA实现,光刺激信号由发光二极管产生、声刺激信号由

蜂鸣器产生。“测试开始”按键和“反应”按键选择点触键产生脉冲信号,刺激源选

择采用自锁键产生电平信号。测量值采用3个七段LED数码管显示,显示方式由FPGA

开发装置决定。设计随机脉冲发生模块在DE2开发板或LP-900开发装置上实现。

第二章、系统概述

1、设计思想

分析设计要求可知,生理刺激反应时间测试仪的基本功能是随机产生刺激信号、计

时显示以及对受试者的操作进行逻辑判断。

因此生理刺激反应时间测试仪需要延时电路、随机产生刺激信号电路、反应时

间计时电路、动态扫描显示电路以及信号逻辑控制电路。

分析系统功能,可以设置生理刺激反应测试仪的主要控制信号为开始信号、准

备信号、随机信号、测试信号、反应信号、测试计数器溢出信号和违例信号。若选

择按键产生高电平信号为“测试开始”键和“反应”键,开发装置上的SW1~SW8键,

则Start,Response为相应按键产生的有效信号。Ready,Test,Response,Overflow,

Weili设置为触发器产生的电平信号。

系统电路根据控制功能划分为刺激信号随机产生、测试计时、显示、逻辑控制、

时基信号产生等5个模块。其中随机信号采用模为2的延时计数器、模为10的定时计

数器及相应的控制逻辑产生,测试计数器采用可预置、有使能控制的4级8421BCD码

十进制加计数器实现。由于正常测试时间小于1s,所以时间计数值可以不经锁存直

接显示。时基电路是产生定时、延时、计时电路以及显示扫描电路的时钟脉冲,蜂

鸣器的发声也需要音频脉冲控制。各脉冲可以根据所用FPGA开发装置的基准时钟分

频获得。

2、可行性论证

在具体实验中,我们可以用QuartusⅡ软件和FPGA来实现

文档评论(0)

182****3273 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档