- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术及应用试卷D含答案--第1页
《EDA技术与应用》试卷D三、程序分析(每题10分,共40分)
一、填空题(每题2分,共10分)要求:
1、赋值语句中,为变量赋值的符号是(),为信号赋值的符号
(1)将标有下划线语句补充完整(3分)
是()。
(2)解释后带**的语句(3分)
2、在VHDL中,BIT数据类型有()种逻辑值。
(3)说明该程序逻辑功能(4分)
3、VHDL的标示符名必须以(),后跟若干字母、数字或单个
1、程序1
下划线组成,但最后不能为()。
LIBRARYIEEE;
4、VHDL程序设计中常用的库有()库、STD库、WORK库。
USEIEEE.STD_LOGIC_1164.ALL;**
5、用VHDL语言描述时钟脉冲CLK的上升沿时可写为()。ENTITYencoderIS
二、选择题(每题2分,共10分)PORT(d:IN;
y:OUTSTD_LOGIC_VECTOR(2DOWNTO0));**
1、VHDL常用的库是()标准库。
ENDencoder;
A、IEEEB、STDC、WORKD、PACKAGEARCHITECTUREbehOFencoderIS
2、VHDL的实体声明部分用来指定设计单元的()。BEGIN
A、输入端口B、输出端口C、引脚D、以上均可
3、在VHDL的端口声明语句中,用()声明端口为输入方向。IFd(7)=’0’THENy=”000”;**
A、INB、OUTC、INOUTD、BUFFERELSIFd(6)=’0’THENy=”001”;
ELSIFd
文档评论(0)