原创力文档- 1、本文档共20页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
用VHDL语言编写的数字钟程序--第1页
永州职业技术学院
课
程
设
计
课程名称：EDA技术实用教程
题目：
基于FPGA的数字钟设计
系、专业：电子技术系应用电子
年级、班级：07级电子大专
学生姓名：**
指导老师：***
时间：2008年12月
1
用VHDL语言编写的数字钟程序--第1页
用VHDL语言编写的数字钟程序--第2页
目录
一、系统设计………..
1.1设计要求……………………
1.1.1任务………………..
1.1.2要求……………….
1.1.3题目分析…………
二．方案论证与比较…………………
2.1方案一…………
2.2方案二…………
2.3方案三…………
三、设计思路……………………
3.1硬件模块………………
3.2软件模块………………….
四、调试情况………………….
五、系统调试…………………
六、心得体会……………………...
附：参考文献……………………..
2
用VHDL语言编写的数字钟程序--第2页
用VHDL语言编写的数字钟程序--第3页
用VHDL语言编写的数字钟程序
摘要：本设计要求一个12进制或24进制的具有时、分、秒计时功能的数
字钟，并要求能进行时、分、秒调整，每逢时有报时功能。数字钟是一种用数字
电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直
观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。本设计
基于FPGA芯片的数字钟的设计，通过多功能数字钟的设计思路，详细叙述了整
个系统的硬件、软件实现过程，实现了时间的显示和修改功能、报时功能等，并
尽可能的减少误差，使得系统可以达到实际数字钟的允许误差范围内。
关键词：FBGA、数码管、按键
一、系统设计
1．1设计要求
文档评论（0）