数字逻辑电路设计课程设计之数字电子钟.pdf

数字逻辑电路设计课程设计之数字电子钟--第1页

课程名称：数字电路逻辑设计课程设计

设计项目：数字电子钟

学生某某：

同组人：高爽

一．设计目的

1.掌握组合逻辑电路、时序逻辑电路与数字逻辑电路系统的设计、安装、测试方

法；

2.进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题的能力；

3.提高电路布局﹑布线与检查和排除故障的能力；

4.培养书写综合实验报告的能力.

二.设计要求

1.设计一个具有时、分、秒显示的电子钟〔23小时59分59秒〕；

2.应该具有手动校时校分的功能；

3.应该具有整点报时功能：从59分51秒起含59分51秒,每隔2秒发出一次

蜂鸣,连续5次；

4.使用中小规模集成电路组成电子钟,并在实验箱上进展组装、调试；

5.画出框图和逻辑电路图,写出设计、实验总结报告.

三.设计原理

1.数字电子钟根本原理

数字电子钟的逻辑框图如如下图所示.它由555集成芯片构成的振荡电路、

分频器、计数器、显示器和校时电路组成.555集成芯片构成的振荡电路产生的

信号经过分频器作为秒脉冲,秒脉冲送入计数器,计数结果通过时〞、分〞、

秒〞译码器显示时间.

2.数字电子钟单元电路设计

时钟脉冲已经由实验箱提供,实验箱提供的是秒脉冲；

显示电路已经由实验箱提供.

1计数器电路

A．秒个位计数器,分个位计数器,时个位计数器均是十进制计数器；

B．秒十位计数器,分十位计数器均是六进制计数器；

C．时十位计数器为二进制计数器

因此,选择74LS90可以实现二-五-十进制异步计数器芯片实现上述计数功能.

时位计数器

分位计数器

秒位计数器

2手动校时电路

.

数字逻辑电路设计课程设计之数字电子钟--第1页

数字逻辑电路设计课程设计之数字电子钟--第2页

当数字钟走时出现误差时,需要校正时间.校时电路实现对时〞分〞秒〞

的校准.在电路中设有正常计时和校对位置.本实验实现时〞分〞的校对.对校

时的要求是：在小时校正时不影响分和秒的正常计数；在分钟校正时不影响秒和

小时的正常计数.

手动校时电路图

3整点报时电路

整点报时功能：即从59分51秒起含59分51秒,每隔2秒发出一次蜂鸣,

连续5次.

整点报时电路图

3.器件清单

类型型号与规格数量

中规模集成芯片74LS906

中规模集成芯片74LS083

导线假如干

四.EDA仿真模拟

数字电子钟仿真电路图：

整点报时仿真结果蜂鸣器由红色发光二级管代替：