华东理工大学EDAFPGA嵌入式应用理论知识复习题.pdfVIP

第3部分

理论知识复习题

基本概念

数字电路基础

一、判断题（将判断结果填入括号中。正确的填“√”，错误的填

“×”）：

1.数字信号是由连续变化的模拟信号采样得到的。

（）

2.要构成5进制计数器，至少需要3个触发器，其无效状态有3

个。（）

3.十进制数（25）D转换为二进制数为（11001）B。

（）

4.逻辑变量只有两个值，即0与1，两者并不表示数量的大小。

（）

5.某三个变量逻辑函数F，若以ABC的顺序列真值表，表中F=1

的个数为5个。若以CBA的顺序列真值表，则表中F=1的个

数为4个。（）

6.逻辑代数运算与普通代数运算的运算规则相同。

（）

7.无关项就是指取值一定为零的最小项。

（）

8.组合逻辑电路通常由门电路组合而成。

第1页

（）

9.组合电路的结构特点是输入信号单向传输的，电路中不含反馈

回路。（）

10.奇校验位的值是其余各数据位的异或运算。

（）

11.由于门电路平均延迟时间的差异，使信号从输入经不同的通路

传输到输出级的时间不同，这样可能导致逻辑电路的错误输

出，这种现象称为竞争冒险。（）

12.锁存器对脉冲电平敏感，在时钟脉冲的电平作用下改变状态，

而触发器对脉冲边沿敏感，其状态只有在时钟脉冲的上升沿或

下降沿的瞬间改变。（）

13.时序逻辑电路中必须含有存储电路，因此必然含有触发器。

（）

14.同步时序电路具有统一的时钟CP控制。

（）

15.异步时序逻辑电路没有统一的时钟脉冲，电路状态的改变必须

考虑外部输入信号及对应存储器的时钟端或控制端有无信号

作用。（）

16.异步时序电路没有统一的时钟，状态变化的时刻是不稳定的，

通常输入信号只在电路处于稳定状态时才发生变化。

（）

17.实现一个8进制计数器最少需要3个D触发器。

第2页

（）

18.为了获得高精度的D/A转换器，不仅应选择位数较多的高分

辨率的D/A转换器，而且还需要选用高稳定度的VREF与低

零漂的运算放大器等器件与之配合才能达到要求

（）

19.模数转换过程，其中采样这一步骤必须遵循采样定律，也就是

输入模拟信号的最高频率大于等于采样信号频率的两倍。

（）

20.Moore型有限机的输出只与有限状态自动机的当前状态有关，

与输入信号的当前值无关。

（）

21.摩尔状态机是有