数字电子技术基础：半导体存储器与可编程逻辑器件.ppt

8.2.3RAM的读写时序1.RAM的读出时序SRAM读出过程时序图读出过程：(1)欲读数据的地址加到RAM的地址输入端;(2)读写信号一直保持高电平读状态；(3)在CS端加入有效的片选低电平信号，延时tCO后，在I/O端会出现欲读的数据信号；图中tRC是RMA两次读操作之间的最小时间间隔，即RAM的读周期。(4)使CS无效，再经过一小段延时后，I/O端回到高阻状态，完成本次读操作。SRAM写入过程时序图2.RAM的写入时序写入过程：(1)欲写入数据的地址加到RAM的地址输入端(3)将欲写入的数据加到数据输入端(2)在CS端加入有效的片选低电平信号(5)使CS无效，完成本次操作，经延时twR和tDH后，可以改变地址信号和写入数据。(4)读写信号R/W变为低电平，保持一段时间tWP，以确保数据的可靠输入。数字电子技术基础上页下页返回数字电子技术基础上页下页返回数字电子技术基础上页下页返回数字电子技术基础上页下页返回数字电子技术基础上页下页返回数字电子技术基础上页下页返回数字电子技术基础上页下页返回数字电子技术基础上页下页返回数字电子技术基础上页下页返回数字电子技术基础上页下页返回数字电子技术基础上页下页返回数字电子技术基础上页下页返回8.2随机存储器8.2.1RAM的结构RAM的一般组成：存储矩阵地址译码器读/写控制器1.存储矩阵存储矩阵由大量基本存储单元组成，每个存储单元可以存储一位二进制数。这些存储单元按字(Word)和位(Bit)构成存储矩阵。存贮容量=字数?字长(每个字所包含的二进制数码的位数）64K×8表示具有64K字，字长8位，共512K的存贮容量。1K=1024(210),1M=1024K(220)一个8×8的RAM在某时刻存储的二进制数码表一旦关掉电源，RAM中存放的数据就会全部丢失。0011010001101001001001011000001000010110010010001001100100010011000001010011100101110111地址码存储的二进制数码（字节）地址译码：对RAM地址线上的二进制信号进行译码，选中与该地址码对应字的一个或几个基本存储单元，在读/写控制器的控制下进行读/写操作。2.地址译码为了读出或写入存储矩阵中指定字，需要选通该字所对应的存储单元。一个具有4根地址线，则可选择16个字。一个具有n根地址线的RAM，则有2n个字。存储矩阵中存储单元的编址方法：(1)单译码编址式，适用于小容量的存储器。(2)双译码编址式，适用于大容量的存储器。单地址译码方式的结构图每一行对应一个字，每一列对应32个字的同一位。RAM内部字线Wi选择一个字的所有位，n个地址输入有2n个字，2n根字线。双译码编址方式中，地址译码器分成X和Y两个。A0~A3送入X地址译码器，产生16根X地址线。A4~A7送入Y地址译码器，产生16根Y地址线。双地址译码方式的结构图存储矩阵中的每个字能否被选中，由X地址线和Y地址线共同决定的。采用双译码编址方式，可以减少内部地址译码线的数目。由于DRAM集成度高，芯片的容量大，需要较多的输入线，一般采用双译码编址方式，且行和列地址分时送入。3.读/写控制器I/OD存储矩阵中的基本存储单元通过地址译码器被选中后，它的输出端Q和Q须与RAM内部数据线D和D直接相连。而这时该基本存储单元的信息能否被读出，或者外部的信息能否写到该基本存储单元中，还决定于读/写控制器。读/写控制器的逻辑电路图I/ODI/O为存储器的数据输入输出信号R/W为读/写控制输入信号D和D为RAM内部数据线CS为片选控制输入信号当片选控制信号CS=1时，读/写控制器都处于高阻状态。I/OD当CS=0，R/W=1时，读出驱动器使能，I