第2章TMS320C54XDSP硬件结构08.10.ppt

TMS320C54x系列所有芯片的中央处理器CPU完全相同，由运算部件(硬件)和控制部件(软件)组成:处理器结构2．控制部件控制部件是’C54x芯片的中枢神经。’C54x控制部件包括3个16位CPU工作状态和方式控制寄存器：状态寄存器ST0和ST1，工作方式控制寄存器PMST。1．运算部件TMS320C54x运算部件硬件结构主要包括：（1）一个40位的算术逻辑运算单元(ALU)（2）两个40位的累加器（3）一个移位-16—30位的桶形移位寄存器（4）硬件乘法/累加器单元（5）16位数据暂存器（6）比较、选择和存储单元(CSSU)（7）指数编码器40位算逻单元ALU40位累加器A/B桶形移存器乘法累加单元数据暂存器比较选择存储单元指数编码器40位的算术逻辑运算单元ALU执行算术和逻辑操作功能。大多数算术逻辑运算指令都是单周期指令。ALU的输入：（1）来自移位寄存器的输出（2）来自数据总线DB、CB的操作数（3）来自累加器A、B中的数据（4）来自寄存器T中的数据ALU的输出：除存储操作指令(ADDM、ANDM、ORM和XORM)外，ALU的运算结果通常都被传送到40位的目的累加器A或B中。ALU受SXM,OVM,C16,C位控制,同时影响OVA/B,ZA/B,TC位.算术逻辑运算单元运算部件ALU结构框图运算部件累加器A和B都可以配置成乘法器／加法器或ALU的目的寄存器，用来存放从ALU和乘／加单元输出的数据同时，其运算结果也能输出到ALU或乘／加单元中。此外，在执行MIN和MAX指令或者并行指令LDMAC时都要用到它们(一个累加器加载数据，另一个完成运算)累加器A和B的主要区别在于：累加器A的高16位可作为乘法器的一个输入，而累加器B则不能。累加器A和B都可分为三部分：累加器A和B运算部件?bit39-32称作累加器的保护位,既可防止诸如自相关那样的迭代运算时溢出,也可用做符号扩展;Bit31-16称作累加器的高位字，Bit15-0称作累加器的低位字。AGAHAL保护位高阶位低阶位累加器A39-3231-1615-0BGBHBL保护位高阶位低阶位累加器B39-3231-1615-0累加器A和B的差别在于累加器A的高16位可以用作乘法器的一个输入,而累加器B不能。运算部件???’C54xDSP桶形移位寄存器的任务是为输入/输出的数据定标。有一个与累加器或数据总线(CB、DB)相连接的输入以及一个与ALU或EB总线相连接的输出，能将输入数据进行0-31位的左移和0-16位的右移。所移的位数由ST1中的移位数域(ASM)、被指定作为移位数寄存器的暂存器(TREG)或指令操作数决定。?移存器的输入：（1）来自数据总线DB、CB的操作数（16位/32位）（2）来自累加器A、B中的数据（40位）?移存器的输出：（1）至ALU的一个输入端（2）至写数据总线EB移位操作受ASM,TREG,SXM,TC位与指令操作数的控制与影响。?????桶形移位寄存器运算部件MUXSigncontrolBarrelshifter(-16~31)MSW/LSMWriteselectEB15-EB0CB15-CB0DB15-DB0Legend:AAccumulatorABAccumulatorBCCBdatabusDDBdatabusTTregister1616CDAB4040BASXMTC(testbit)ALU4016CSSUT:-16through31rangeASM(4-0):-16through15rangeInstructionregisterimmediate:-16Through15or0through15range桶形移位寄存器结构框图运算部件40位的桶形移位寄存器功能任务是：（1）在ALU运算前，对来自数据存储器的操作数或者累加器的值进行定标。（2）对累加器的值进行算术或逻辑移位。（3）对累加器进行归一化处理。（4）对累加器存储到数据存储器的值送走之前进行定标。运算部件乘法/加法器由乘法器、加法器、带符号/无符号输入控制、小数控制、零检测器、舍入器、溢出/饱和逻辑电路和暂存寄存器TRE