4完整版本.3-加法器解析.pptVIP

4.3加法器能够实现二进制加法运算的逻辑电路称为加法器。加法器一位加法器多位加法器半加器全加器定义分类第四章组合逻辑电路

半加器：只能进行本位加数、被加数的加法运算而不考虑相邻低位进位的逻辑部件。4.3.1半加器和全加器定义全加器：能同时进行本位加数、被加数和相邻低位的进位信号的加法运算的逻辑部件。第四章组合逻辑电路

半加器框图一、半加器1、半加器框图第四章组合逻辑电路

2、半加器的设计：（1）依据逻辑功能，确定输入输出变量输入变量：A、B输出变量：S、C第四章组合逻辑电路半加器框图

（3）表达式输入输出加数A被加数B和数S进位数C0001101100101001半加器真值表（2）真值表第四章组合逻辑电路2、半加器的设计

异或门和与门构成的半加器（4）逻辑电路图①用异或门和与门实现：第四章组合逻辑电路2、半加器的设计

②用与非门实现用与非门实现的逻辑电路图第四章组合逻辑电路（4）逻辑电路图2、半加器的设计

半加器逻辑符号3、半加器的逻辑符号第四章组合逻辑电路

二、全加器全加器框图1、全加器框图第四章组合逻辑电路

2、全加器的设计（1）依据逻辑功能，确定输入、输出变量输入变量：Ai、Bi——A、B两个数的第i位Ci-1——来自相邻低位的进位输出变量：Si——本位数和Ci——向相邻高位的进位数全加器框图第四章组合逻辑电路

全加器的真值表输入输出AiBiCi-1SiCi0000010100111001011101110010100110010111（2）真值表（3）表达式第四章组合逻辑电路2、全加器的设计

（4）逻辑电路图①用异或门、与门和或门实现。全加器逻辑电路图第四章组合逻辑电路2、全加器的设计

②用与非门实现（课后作业）第四章组合逻辑电路（4）逻辑电路图2、全加器的设计

两个半加器和一个或门组成全加器③用半加器实现全加器（1）（2）第四章组合逻辑电路（4）逻辑电路图2、全加器的设计

3、逻辑符号全加器逻辑图第四章组合逻辑电路

4.3.2多位加法器1.串行进位加法器功能：实现两个四位二进制数相加。特点：电路结构简单，但运算速度慢。第四章组合逻辑电路

2.超前进位加法器通过逻辑电路事先得出每一位全加器的进位输入信号。超前进位电路ΣS3ΣS2ΣS1ΣS0C3A3B3A2B2A1B1A0B0C0-1CICICICI超前进位电路图特点：运算速度快，电路比较复杂。第四章组合逻辑电路

74HC283的逻辑框图三、超前进位加法器74HC283逻辑框图第四章组合逻辑电路

将多片74HC283进行级联，就可扩展加法运算的位数。2片74HC283组成的8位二进制数加法电路第四章组合逻辑电路

3.超前进位产生器74LS182扩充位数，保持较高的运算速度，电路不太复杂。4.多位加法器的应用举例例4.3.1设计一个代码转换电路，将8421BCD码转换为余3码，用74HC283实现。解：（1）依据逻辑功能，确定输入、输出变量输入变量：8421BCD码DCBA输出变量：余3码Y3Y2Y1Y0第四章组合逻辑电路

（2）真值表例4.3.1的逻辑真值表输入8421BCD码输出余3码DCBAY3Y2Y1Y0000000010010001101000101011001111001001101