基于DDS的任意信号发生器设计【开题报告】 .pdfVIP

毕业论文开题报告

电子信息工程

基于DDS的任意信号发生器设计

一、课题研究意义及现状

频率合成器是现代电子系统的重要组成部分，是决定电子系统性能的关键设备之一。随着现代

通信技术的发展，系统对频率合成器提出了越来越高的要求。低相位噪声、高频谱纯度、高捷变速

率和高频率分辨率的频率合成器已经成为频率合成技术发展的主要趋势。直接数字频率合成(DDS)

是继直接频率合成(DS)和锁相环频率合成(PLL)之后出现的新的频率合成方法，它是近二十年新兴的

一张频率合成技术，它具有分辨率高、切换速度快、相位连续等一系列优点，现已被广泛地应用于

通信、雷达、电子对抗和仪器仪表等领域。

由于DDS的自身特点决定了它存在着以下两个比较明显的缺点:一是输出信号的杂散比较大,二

是输出信号的带宽受到限制。DDS输出杂散比较大这是由于信号合成过程中的相位截断误差、D/A转

换器的截断误差和D/A转换器的非线性造成的。当然随着技术的发展这些问题正在逐步的到解决。

如通过增长波形ROM的长度减小相位截断误差。通过增加波形ROM的字长和D/A转换器的精度减小

D/A量化误差。在比较新的DDS芯片中普遍都采用了12bit的D/A转换器。当然一味靠增加波形ROM

的深度和字长的方法来减小杂散对性能的提高总是有限的。国内外学者在对DDS输出的频谱做了大

量的分析以后,总结出了误差的频域分布规律建立了误差模型,在分析DDS频谱特性的基础上又提出

了一些降低杂散功率的方法:可以通过采样的方法降低带内误差功率,可以用随机抖动法提高无杂散

动态范围(在D/A转换器的低位上加扰打破DDS输出的周期性,从而把周期性的杂散分量打散使之均

匀化)。此外随着集成电路制造工艺的逐步提高,通过采用先进的工艺和低功耗的设计，数字集成电

路的工作速度已经有了很大的提高。现在最新的DDS芯片工作频率已经可以达到1GHz。这样就可以

产生频带比较宽的输出信号了。为了进一步提高DDS的输出频率，产生了很多DDS与其他技术结合

的频率合成方法。如当输出信号是高频窄带信号的时候可以用混频滤波的方法扩展DDS的输出，也

可以利用DDS的频谱特性来产生高频信号，如输出它较高的镜像频率。DDS和PLL(频率锁相环)相结

合的方法也是一种有效的方法。这种方法兼顾了两者的优点，既有较高的频率分辨率，又有较高的

频谱纯度。DDS和PLL相结合一般有两种实现方法:DDS激励PLL的锁相倍频方式和PLL内插DDS方

式。DDS不仅可以产生正弦波同时也可以产生任意波，这是其他频率合成方式所没有的。任意波在

各个领域特别是在测量测试领域有着广泛的应用。通过DDS这种方法产生任意波是一种简单、低成

本的方法，通过增加波形点数可以使输出达到很高的精度，这都是其他方法所无法比拟的。

二、课题研究的主要内容和预期目标

主要内容：

本课题设计一个采用DDS技术的任意信号发生器，要求：1.输出波形可设置正弦波、方波、三角

波；2.输出频率调节范围：1Hz～1MHz；3.输出幅度调节范围：单极性：0～5V，双极性：-5～5V；

预期目标：

本课题设计一个采用DDS技术的任意信号发生器，能设置输出信号的波形、频率和幅度。

三、课题研究的方法及措施

通过查阅大量资料和参考各种有关DDS的信号发生器等相关文献资料以及互联网上各种丰富的

数字资源，熟悉研究对象的基本方案和具体原理。然后结合自己的思路和现有的器件进行设计。

KNf

相位累加器波形ROMD/A转换器低通滤波器0

f

c

DDS波形发生器由相位累加器、波形ROM、D/A转换器、低通滤波器组成。相位累加器由一个N

位的加法器和N位的寄存器构成，通过把上一个时钟的累加结果反馈回加法器的输入端实现累加功

能，从而使输出结果每一个时钟周期递增K，这里的N是相位累加器的字长，这里的K叫做频率控

制字。当ROM地址线上的地址(相位)改变时，数据线上输出相应的量化值(幅度量化序列)。D／A转

换器将波形ROM输出的幅度量化序列