电子技术基础项目化教程课件 项目六 逻辑代数与逻辑门电路6.2.6 CMOS集成门电路.ppt

电子技术基础项目化教程课件 项目六 逻辑代数与逻辑门电路6.2.6 CMOS集成门电路.ppt

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

6.2相关知识总目录下页6.2.6CMOS集成门电路下页上页首页6.2.6CMOS集成门电路?MOS集成逻辑门是以MOS管作为开关器件的门电路,它按所用MOS管的不同一般可分为三种类型:一种是用P沟道增强型MOS管(PMOS管)构成的PMOS门电路,其工作速度较低。第二种是N沟道增强型MOS管(NMOS管)构成的NMOS门电路,其工作速度比PMOS门电路要高,但比TTL电路要低。第三种是由PMOS管和NMOS管按照互补对称形式连接起来构成的互补型MOS集成电路,称为CMOS电路。MOS电路具有集成度高、制造工艺简单、电源电压使用范围宽、功耗低、抗干扰能力强、扇出系数大等优点。下页上页首页1.CMOS反相器类型在MOS集成电路中,反相器是最基本的单元。按其结构和负载不同,可大致分为四种类型:(1)电阻负载MOS反相器在这种反相器中,输入器件是增强型MOS管,负载是线性电阻。这种反相器在集成电路中很少采用。(2)E/EMOS反相器在这种反相器中,输入器件和负载均采用增强型MOS管,所以叫增强型-增强型MOS反相器,简称E/EMOS反相器。下页上页首页(3)E/DMOS反相器在这种反相器中,输入器件是增强型MOS管,负载是耗尽型MOS管,所以叫增强型-耗尽型MOS反相器,简称E/DMOS反相器。?(4)CMOS反相器在E/EMOS反相器和E/DMOS反相器中均采用同一沟道的MOS管。而CMOS反相器则由两种不同沟道类型的MOS管构成。如果输入器件是N沟道增强型MOS管,则负载就为P沟道增强型MOS管,反之亦然。这种反相器具有互补对称的结构,故简称CMOS反相器。?下页上页首页2.CMOS反相器(1)电路组成CMOS反相器的组成如图6-36(a)所示。起开关作用的驱动管VFP是增强型NMOS管,假设其阈值电压为UTN(th)=2V;负载管TP是增强型PMOS管,假设其阈值电压为UTP(th)=-2V,二者连成互补对称的结构。它们的栅极连接起来作为信号输入端,漏极连接起来作为信号输出端,VFN的源极接地,?下页上页首页VFP的源极接电源VDD。VFN、VFP特性对称,UTN(th)=UTP(th),如果UTN(th)=2V,则UTP(th)=-2V。一般情况下都要求电源电压VDD>UTN(th)+UTP(th)。实际应用中,VDD通常取5V,以便与TTL电路兼容。?下页上页首页(2)工作原理①当uA=0V时,uGSN=0VUTN(th),VFN截止;uGSN=uA-VDD=0-10=-10VUTP(th),VFP导通。简化等效电路如图6-36(b)所示,输出电压uY=VDD=10V。?下页上页首页②当uA=10V时,uGSN=10VUTN(th),VFN导通;uGSN=uA-VDD=10-10=0VUTP(th),VFP截止。简化等效电路如图6-36(c)所示,输出电压uY=0V。综上所述,当uA为低电平时,uY为高电平,而当uA为高电平时,uY为低电平,可见电路实现了非逻辑运算。若用A、Y分别表示uA、uY,则可得:下页上页首页CMOS反相器在工作时,由于在静态下uA无论是高电平还是低电平,VFN和VFP中总有一个截止,且截止时阻抗极高,流过VFN和VFP静态电流很小,因此CMOS反相器的静态功耗非常低,这是CMOS电路最突出的优点。?下页上页首页3.CMOS与非门6-37所示为CMOS与非门电路。两个增强型NMOS管VF2、VF1串联,两个增强型PMOS管VF3、VF4并联。VF4和VF2的栅极连接起来作为信号输入端A,VF3和VF1的栅极连接起来作为信号输入端B。图6-37CMOS与非门下页上页首页当A、B中有一个或全为低电平时,VF1、VF2中有一个或全部截止,VF3、VF4中有一个或全部导通,输出为高电平。只有当输入A、B全为高电平时,VF1、VF2才会都导通,VF3、VF4才会都截止,输出才会为低电平。可见电路实现了与非逻辑功能,即下页上页首页4.CMOS或非门如图6-38所示为或非门的电路。两个增强型NMOS管VF1、VF2并联,两个增强型PMOS管VF3、VF4串联。V

您可能关注的文档

文档评论(0)

xiaobao + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档