- 1、本文档共184页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
6.5.1序列信号发生器的设计1.反馈移位型序列信号发生器反馈移位型序列码发生器的结构框图如图6-61所示,它由移位寄存器和组合反馈网络组成,从移存器的某一输出端可以得到周期性的序列码。其设计按以下步骤进行:(1)根据给定序列信号的循环长度M,确定移存器位数n,2n-1M≤2n。(2)确定移位寄存器的M个独立状态。将给定的序列码按照移位规律每n位一组,划分为M个状态。若M个状态中出现重复现象,则应增加移存器位数。用n+1位再重复上述过程,直到划分为M个独立状态为止。(3)根据M个不同状态列出移存器的状态表和反馈函数表,求出反馈函数F的表达式。(4)检查自启动性能。(5)画逻辑图。下面举例说明反馈移位型序列信号发生器的设计过程。图6–61反馈移位型序列信号发生器框图例16设计一个序列发生器。解(1)确定移存器的位数n。因M=8,故n≥3,选定为三位,用74LS194的三位。(2)确定移存器的八个独立状态。将序列照每三位一组,划分为八个状态,其迁移关系如下所示:(3)作出反馈函数表,如表6-27所示,由迁移关系可看出移存器只进行左移操作,因此S1=1,S0=0。将F(SL)的卡诺图填入图6-62(a)中,选用四选一实现F(SL)函数,其逻辑图如图6-62(b)所示。表6–27反馈函数表图6–62序列信号发生器例17设计一个产生100111序列的反馈移位型序列信号发生器。解(1)确定移存器位数n。因M=6,故n≥3。(2)确定移存器的六个独立状态。将序列码100111按照移位规律每三位一组,划分六个状态为100、001、011、111、111、110。其中状态111重复出现,故取n=4,并重新划分六个独立状态为1001、0011、0111、1111、1110、1100。因此确定n=4,用一片74LS194即可。(3)反馈激励函数表,求反馈函数F的表达式。根据每一状态所需要的移位输入即反馈输入信号,列出反馈函数表如表6-28所示。从表中可见,移存器只需进行左移操作,因此反馈函数F=SL。表6-28也表明了组合反馈网络的输出和输入之间的函数关系,因此可填出F的卡诺图如图6-63(a)所示,并求得表6–28例17反馈函数表(4)检查自启动性能。图6–63例17F的卡诺图和移存器的全状态图图6–64修正后的全状态图和F的卡诺图图6–65例17逻辑电路图2.计数型序列码发生器图6–66计数型序列码发生器结构框图例18设计1101000101序列信号发生器。解由于给定序列长度P=10,故先用74LS161设计一个模10的计数器,我们利用74LS161的预置端LD,用后10个状态,即0110~1111。令该10个状态中每一个状态的输出符合给定序列的要求,列出其真值表如表6-29所示,对应的输出卡诺图如图6-67(a)所示。采用八选一数据选择器实现,电路如图6-67(b)所示。表6–29真值表图6–67例18设计过程及逻辑图例19设计一个能同时产生两组代码的信号发生器,这两组代码分别是:F1=110101和F2=010110。解首先用74LS194设计一个具有自校正的模6扭环型计数器如图6-68(a)所示,并画出输出序列卡诺图如图6-68(b)所示。然后用一片3-8译码器和与非门实现输出组合逻辑。最后画出逻辑图如图6-68(c)所示。图6–68例19的设计过程及逻辑图6.5.2m序列码发生器m序列码也称伪随机序列码,其主要特点是:(1)每个周期中,“1”码出现2n-1次,“0”码出现2n-1-1次,即0、1出现的概率几乎相等。(2)序列中连1的数目是n,连0的数目是n-1。(3)分布无规律,具有与白噪声相似的伪随机特性。
文档评论(0)