原创力文档- 1、本文档共3页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
维普资讯
ＴＥＣＨＮＯＬＯＧＹ
ＥＸＰＬＯＲＩＮＧ
编程数字频率计
钟川桃／杨国辉
数字频率计是直接利用十进制数字来显示被测信号频率的一种测量装置，它可测量正弦波三角波、
矩形波等信号的频率。传统的设计是采用标准的逻辑器件和其他元件自上而下组成的数字系统，这种
数字系统所用的元件数量多、体积大功耗高可靠性差。本文采用自上向下的设计方法，选用Ｌａｔｔｉｃｅ
的在系统可编程逻辑器件ｉｓｐＬＳｌ１Ｏ１６，说明在系统可编程逻辑器件实现数字系统的设计方法。
数字频原理率是计的在系基统本工标准时作以由ｉｓｐＬＳＩ１０１６心－４＋－片实现，但考虑本设计中输入被测信号ｓ己假设
到ｉｓｐＬＳＩ１０１６的Ｉ／Ｏ数量有限，并为…方波信号，由系统提供，因此
钟的一个完整周期内，对输入的且其Ｉ／Ｏ口不能直接驱动ＬＥＤ数码没有脉冲形成电路。
被测信号进行计数。为了测试的准管，所以采用外加译码电路。频率
确性，要求标准时钟信号的周期应计的主要功能计数、锁存、控制由Ｔｏｐ．Ｄｏｗｎ模块
远大于被测信号周期。假设标准时ｉｓｐＬＳＩ１０１６完成。本设计采用模块化设计方法，
钟信号的周期是１Ｓ。则在标准时钟其中脉冲形成电路的作用是以原理图和ＡＢＬＥＨＤＬ语言混
信号的—个周期内计数器的计数值将被测信号（正弦信号，三角波等合输入方式实现设计。其中档位
就是被测信号的频率，单位为Ｈｚ。非方波信号）变成脉冲信号，其重转换电路和时基电路的模块名分
复频率等于被测信号频率ｆｘ。时间别为ＢＢＢ和ＧＧＧ，采用原理图方
基准信号发生器提供标准的时间式输入；计数器和锁存器采用
数字频率计原理脉冲信号，其周期为ｌｓ，则门控电ＡＢＬＥ—ＨＤＬ语言方式输入。计数
图１为数字频率计的原理框路的输出信号持续时间也等于１ｓ。器的模块名为ＣＯＮＴ１０，采用六个
图，本设计包括档位转换电路、闸闸门电路由标准秒信号进行控制模１０的计数器级连实现；锁存器
门电路、计数器、锁存器、时基信电路的关闭与开启，从而控制计的模块名为ＬＯＣＫ，每一个模１０的
号产生电路五部分组成，整个频数器的计数。由于计数器计得的计数器对应一个锁存器。
率电路由一片ｉｓｐＬＳＩ１０１６和少量脉冲数Ｎ是在１ｓ时间内的累计数，
的外围电路组成。译码功能也可所以被测信号频率即为ＳＮＨｚ。测试档位转换电路
测试档位转换电路的底层电
路如图２所示，溢出信号ＯＶＥＲ作
为转换电路的控制信号，当被测
信号的频率大于９９９，９９９Ｈｚ时，此
文档评论（0）