超低频数字频率计设计与制作 .pdfVIP

超低频数字频率计设计与制作

摘要

频率检测是电子测量领域的最基本也是最重要的测量之一。频率信号抗干扰

能力强、易于传输，可以获得较高的测量精度，所以测频率方法的研究越来越受

到重视。本课题的等精度数字频率计设计，采用当今电子设计领域流行的EDA

技术，以CPLD为核心，配合AT89C51单片机，采用多周期同步测频原理，实

现了0.1Hz-50MHz信号频率的等精度频率测量，此外，该系统还可以测方波信

号宽度及高、低电平的占空比。设计中用一块复杂可编程逻辑器件

CPLD(ComplexProgrammableLogicDevice)芯片EPM7128SLC84-15完成各种时

序逻辑控制、计数功能。在QuartusII平台上，用VHDL语言编程完成了CPLD

的软件设计、编译、调试、仿真和下载。用AT89C51单片机作为系统的主控部

件，实现整个电路的测试信号控制、数据运算处理、键盘扫描和控制数码管的显

示输出。系统将单片机AT89C51的控制灵活性及CPLD芯片的现场可编程性相

结合，不但大大缩短了开发研制周期，而且使本系统具有结构紧凑、体积小，可

靠性高，测频范围宽、精度高等优点。采用常规数字电路设计数字频率计，所用

的器件较多、连线比较复杂，而且存在延时较大、测量误差较大、可靠恻氏的缺

点。采用复杂可编程逻辑器件，以EDA工具为开发手段、运用VHDL语言编程

进行数字频率计的设计，将在使系统大大简化的同时，提高仪器整体的性能和可

靠性。本文介绍的用FPGA实现的数字频率计，采用VHDL语言编程，用Maxplus

II集成开发环境进行波形仿真、编译，并下载到FPGA中。经测试，该系统性能

可靠、测量精确,详细论述了系统自上而下的设计方法及各部分硬件电路组成及

单片机、CPLD的软件编程设计。使用以GW48-CKEDA实验开发系统为主的实

验环境下进行了仿真和硬件验证，达到了较高的测量精度和测量速度。

关键词:超低频;数字频率计;设计;;制作;

-1-

超低频数字频率计设计与制作

Abstract

Frequencydetectionisthemostbasicelectronicmeasurementisoneofthemost

importantmeasurement.Frequencysignalinterferencecapability,easytotransport,

accesstohighaccuracy,sothefrequencymethodofmeasuringmoreandmore

attention.Theissueofequalprecisiondigitalfrequencymeterdesign,theuseof

todayspopularelectronicdesignEDAtechnologytoCPLDasitscore,with

AT89C51microcontroller,amulti-periodsynchronousfrequencyprinciple,toachieve

the0.1Hz-50MHzfrequencyofEqualFrequencymeasurement,inaddition,the

systemcanalsomeasurethewidthofthesquarewavesignalandthehigh,lowduty

cycle.DesignusingacomplexprogrammablelogicdeviceCPLD(Complex

ProgrammableLogicDevice)chipEPM7128SLC84-15