Chirp函数的NiosⅡ嵌入式实现 .pdfVIP

Chirp函数的NiosⅡ嵌入式实现

董亮;汪敏;施硕彪;许春

【摘要】首先分析Chirp函数在频域上的一般特性,提出利用FPGA的嵌入式软核

NiosⅡ处理器在嵌入式操作系统μC/OS-Ⅱ上实现Chirp的方法,即通过NiosⅡ

处理器根据Chirp函数在频域上频率的跳变情况实时改变输出DDS(直接数字合成

序列)模块的频率步进控制字的办法,控制DDS模块的频率输出,实现Chirp函数所

要达到的扫频输出性的目的.通过在NiosⅡIDE编程环境中的Console窗口观察,

该设计能很好地实现Chirp函数功能.

【期刊名称】《现代电子技术》

【年(卷),期】2009(032)008

【总页数】4页(P39-41,51)

【关键词】μC/OS-ⅡSoPC;DDS;FPGA;Chirp函数

【作者】董亮;汪敏;施硕彪;许春

【作者单位】中国科学院,研究生院,北京,100049;中国科学院,云南天文台,云南,昆

明,650011;中国科学院,云南天文台,云南,昆明,650011;中国科学院,云南天文台,云

南,昆明,650011;中国科学院,云南天文台,云南,昆明,650011

【正文语种】中文

【中图分类】TP368.1

0引言

SoC(SystemonChip)是20世纪90年代提出的概念，它是将多个功能模块集成

在一块硅片上，提高芯片的集成度并减少外设芯片的数量和相互之间在PCB上的

连接，同时系统性能和功能都有很大的提高。随着FPGA芯片工艺的不断发展，

设计人员在FPGA中嵌入软核处理器成为可能，Altera和Xilinx公司相继推出了

SoPC(SystemonaProgrammableChip)的解决方案，它是指在FPGA内部嵌入

包括CPU在内得各种IP组成一个完整系统，在单片FPGA中实现一个完整地系

统功能。与SoC相比，SoPC具有更高的灵活性，FPGA的可编程特性使之可以根

据需要任意定制SoC系统；与ASIC相比，SoPC具有设计周期短，设计成本低的

优势，同时开发难度也大大降低。

由于电磁波在传输过程中，经过色散介质如不均匀的波导，高空电离层时会发生色

散现象，Chirp函数在射电天文信号的消色散处理中发挥着重要的作用，研究在

FPGA中实现Chirp函数是基于FPGA的射电宇宙信号处理的重要组成部分。

1系统总体设计

图1为基于FPGA的射电宇宙信号处理框图。

图1基于FPGA的射电宇宙信号处理框图

该设计是基于SoPC技术设计的Chirp函数信号发生器，该系统把微处理器模块

和DDS模块集成到单片FPGA芯片内部，通过在嵌入式操作系统μC/OS-Ⅱ编写

的程序，实时控制微处理器对DDS的控制字输出，DDS模块根据频率控制字的不

同，输出不同的数字化正弦波。使之符合Chirp函数的时变频率特征。

Chirp函数根据输出频率的递变规律一般分为两种：线性Chirp函数和非线性

Chirp函数，以下是两种Chirp函数在频域上的表现图如图2，图3所示。

从图2，图3可以看出Chirp函数的频率输出与时间的f-t关系可以总结为：

(1)对于线性Chirp函数

在连续域时间域内有关系式：

fout=kt+f0

(1)

式中：k为常数；f0为初始输出频率；t为连续时间。

在离散时间域有关系式：

fout=kn+f0

(2)

式中：k为常数；f0为初始输出频率；n为采样点。

图2线性Chirp函数

图3非线性Chirp函数

(2)对于非线性Chirp函数

在连续域时间域内有关系式：

fout=f(t)+f0

(3)

式中：f为非线性函数；f0为初始输出频率；t为连续时间。

在离散时间域有关系式：

fout=f(n)+f0

(4)

式中：f为非线性函数；f0为初始输出频率；n为采样点。

因此该Chirp信号源的功能是：在NiosⅡ中建立的微控制器；使用嵌入式操作系

统μC/OS-Ⅱ建立对DDS频率控制字输出实时改变的任务；根据线性和非线性

Chirp函数的特点控制字的输出根据需要线性或者非线性输出，并且在此设计中将

该任务的优先级设置为最高。利用VHDL语言编写DDS模块，首先根据Matl