2025年旋转灯笼效应研究分析.docx

并行10接口试验试验汇报

专业：电子信息工程班级：卓越1201班

学号：U13500

姓名：钟远维

一、试验目的

1.掌握GPIOIP核的工作原理和使用措施2.掌握中断控制方式的10接口设计原理

3.掌握中断程序设计措施

4.掌握I0接口程序控制措施

-----查询方式-----延时方式

二、试验任务

写一种Led走马灯输出的程序，并下载到FPGA板子上。用延时、中断两种方式实现。

三、试验原理

硬件实现框图如图所示：

Irq

Irq

AXI总线

AXI

Interrupt

MicroBlaze

AXI总线接口

AXI总线接口

AXIINTC

timer

Intr0

Interrupt

AXI总线接口

GPIO

8位Led

总线接

四、硬件实现环节

1.使用XPS创立一种基于AXI总线的最小计算机系统。File-NewBSBProject,如图：

Create

CreateNewXPSProjectUsingBSBWizard

NewProject

ProjectFileF:\CoursePROJECT\NEXYS4\system.xmpBrows0.

SelectanInterconnectType

◎AXISystem

AXIisaninterfacestandardrecent1yadoptedbyxilinxasthestandardinterface

usedforallcurrentandfutureversfonsofXi1inxIPandtoolflows.DetailsonAXIcanbefoundintheAXIReferenceGuideon

◎PLBSystem

PLBisthelegacybusstandardusedbyxilinxthatsupportscurrentFPGAfamiliesineludingSpartan6andVirtex6.PLBIPwi11notsupportnewerFPGAfamilies,soisnotrecommendfornewdesignsthatmaymigratetofutureFPGAfamilies.DetailsonPLBcanbefoundinthePLBv46InterfaceSimplificationsdoeumentonxilinx.co.

SelectExisting.bsbSettingsFile(savedfromprevioussession)

Browse...

SetProjectPeripheralRepositorySearchPath

Browse...

HelpOKCancel

2.修改时钟设置：将时钟产生器的时钟输入信号进行修改，修改为单一时钟源。修改后的成果如图：

NameConnectedPortDirection

RangeClass

白ExternalPorts

CLKclock_generator_0::C.I

CLK

RESET

proc_sys_reset_0:Ext.,/

clock_generator_0::RST

I

RST

RsRxRS232:[uart_0]:RXLI

NONE

RsZRS232:[uart_0]:TXo

NONE

田axi4lite_0

田-microblaze0d/mb

田microblaze0ilmb

由microblaze_0

microblaze0bra..

microblaze0db...

microblaze_0ibr..

田debug_modul