原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑§2.4CMOS门电路2.4.1CMOS门电路的结构和原理2.4.3CMOS门电路的静态特性2.4.5CMOS漏极开路（OD）门2.4.4CMOS门电路的动态特性2.4.6CMOS三态门2.4.7CMOS传输门2.4.2晶体管级CMOS逻辑电路设计1.CMOS反相器漏极相连做输出端柵极相连做输入端2.4.1CMOS门电路的结构和原理如果将0V定义为逻辑0，VDD定义为逻辑1，将实现逻辑“非”功能。（1）当vI=0V时，vGSN=0V，VTN截止，∣vGSP∣=VDD，VTP导通，vO≈VDD，门电路输出高电平；（2）当vI=VDD时，VGSN=VDD，VTN导通，∣VGSP∣=0V，VTP截止，vO≈0V，门电路输出低电平。2.4.1CMOS门电路的结构和原理2.4.1CMOS门电路的结构和原理CMOS反相器的开关模型2.CMOS与非门00通通止止12.4.1CMOS门电路的结构和原理止止100通通3.CMOS或非门2.4.1CMOS门电路的结构和原理5.带缓冲器的门电路2.4.1CMOS门电路的结构和原理当A=B=1时，输出电阻为VTN1和VTN2的导通电阻串联，其值为2RON。当A=B=0时，输出电阻为VTP1和VTP2的导通电阻并联，其值为RON/2。当A=1、B=0时，输出电阻为VTP2的导通电阻，其值为RON。当A=0、B=1时，输出电阻为VTP1的导通电阻，其值为RON。5.带缓冲器的门电路2.4.1CMOS门电路的结构和原理缓冲器（buffer)是具有一个输入和一个输出的门电路，分正相缓冲器和反相缓冲器。5.带缓冲器的门电路2.1.2CMOS门电路的结构和原理实际的二输入与非门电路2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑
文档评论（0）