- 1、本文档共20页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑什么是电气特性?门电路的外部特性,包括电压传输特性、输入特性、输出特性、动态特性。2.4.3CMOS门电路的静态特性CD4011数据手册电气特性包括静态特性和动态特性两方面。1.电压传输特性用来描述输入电压和输出电压关系的曲线,就称为门电路的电压传输特性。V2vIvOV112.4.3CMOS门电路的静态特性实验电路vI/V5.03.51.5AB5.00CDvO/VAB段:vI<VT,VTN截止,VTP导通,输出电压vO≈VDDCD段:vI>VDD-VT,VTN导通,VTP截止,输出电压vO≈0VBC段:VT≤vI≤VDD-VT,VTP、VTN均导通。当vI=VDD/2时,VTP和VTN导通程度相当。2.1.3CMOS门电路的静态特性AB段:VTN管截止,流过VTN和VTP管的漏极电流几乎为0。CD段:VTP管截止,流过VTN和VTP管的漏极电流几乎为0。BC段:VTP、VTN同时导通。有电流流过VTN和VTP管,当vI=1/2VDD时,漏极电流最大。电流传输特性2.4.3CMOS门电路的静态特性CMOS门电路的高低电平电压范围2.4.3CMOS门电路的静态特性VIH(min):保证能被识别为高电平的最小输入电压;VIL(max):保证能被识别为低电平的最大输入电压;VOH(min):输出为高电平时的最小输出电压;VOL(max):输出为低电平时的最大输出电压。vI/V5.03.51.5AB5.00CDvO/VCMOS门电路的高低电平参数(74HC04)2.4.3CMOS门电路的静态特性符号参数测试条件最小值最大值单位VIH输入高电平电压VDD=4.5V3.15—VVIL输入低电平电压VDD=4.5V—1.35VVOH输出高电平电压VDD=4.5V,IOH=-20μA4.4—VVDD=4.5V,IOH=-4mA3.84—VVOL输出低电平电压VDD=4.5V,IOL=20μA—0.1VVDD=4.5V,IOL=4mA0.33V噪声容限低电平噪声容限高电平噪声容限VNL=VIL(max)-VOL(max)VNH=VOH(min)-VIH(min)G111G2VOL(max)VIH(min)VOH(min)VIL(max)2.4.3CMOS门电路的静态特性例1:门电路参数由大到小排列正确的是。A.VOH(min)、VIH(min)、VIL(max)、VOL(max)B.VIH(min)、VOH(min)、VOL(max)、VIL(max)C.VOH(min)、VIH(min)、VOL(max)、VIL(max)D.VIH(min)、VOH(min)、VIL(max)、VOL(max)2.4.3CMOS门电路的静态特性例2:根据数据手册提供的参数,计算74HC04在VDD=6V时的低电平噪声容限VNL和高电平噪声容限VNH。2.4.3CMOS门电路的静态特性VIH(min)=70%VDD=4.2VVIL(max)=30%VDD=1.8VVNL=VIL(max)-VOL(max)=1.8-0.1=1.7VVNH=VOH(min)-VIH(min)=5.9-4.2=1.7VVOL(max)=0.1VVOH(min)=6V-0.1V=5.9V2.输入特性输入电压和输入电流的关系。特点:输入阻抗非常大。高电平输入电流IIH≤1μA,低电平输入电流IIL≤1μA。缺点:容易接收干扰甚至损坏门电路。措施:输入级加保护电路。2.4.3CMOS门电路的静态特性例3:将2输入的CMOS逻辑门转换成CMOS反相器,其中的一个引脚多余,请分析以下4种处理方法的合理性。结论:CMOS门电路多余引脚不能悬空;输入引脚接一电阻到地相当于输入低电平。
文档评论(0)